ZHCSU34 November 2023 DRV8214
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較
- 6 引腳配置和功能
- 7 規(guī)格
- 8 詳細說明
- 9 應(yīng)用和實施
- 10電源相關(guān)建議
- 11布局
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RTE|16
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RTE|16
訂購信息
8.3.3 電橋控制
DRV8214 輸出包含四個用于驅(qū)動高電流的 N 溝道 MOSFET。這些輸出由 EN/IN1 和 PH/IN2 兩個輸入或 I2C_EN_IN1 和 I2C_PH_IN2 兩個 I2C 位控制。
I2C_BC 位決定電橋是由 EN/IN1 和 PH/IN2 引腳控制，還是由 I2C_EN_IN1 和 I2C_PH_IN2 位控制，如下所示。
| I2C_BC | 說明 |
|---|---|
| 0b | 使用 EN/IN1 和 PH/IN2 引腳配置電橋控制。 |
| 1b | 使用 I2C_EN_IN1 和 I2C_PH_IN2 位配置電橋控制。 |
控制接口由 PMODE 位選擇，如下所示。
| PMODE | 控制模式 |
|---|---|
| 0b | PH/EN |
| 1b | PWM |
輸入可設(shè)置為靜態(tài)電壓以實現(xiàn) 100% 占空比驅(qū)動，也可設(shè)置為脈寬調(diào)制 (PWM) 以實現(xiàn)可變電機轉(zhuǎn)速。下圖顯示了電機電流如何流經(jīng) H 橋?？梢栽趹?yīng)用 VM 或 VCC 之前為輸入引腳供電。
圖 8-1 H 橋電流路徑每種控制模式的真值表如下所示。請注意，這些表并未考慮內(nèi)部電流調(diào)節(jié)功能。此外，當輸出從驅(qū)動高電平變?yōu)轵?qū)動低電平，或從驅(qū)動低電平變?yōu)轵?qū)動高電平時，會自動插入死區(qū)時間以防止擊穿。
PH/EN 模式允許根據(jù)接口的速度和方向類型來控制 H 橋。PH/EN 模式的真值表如下所示。
nSLEEP | 啟用 | 相位 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|---|
0 | X | X | 高阻 | 高阻態(tài) | 睡眠模式（H 橋高阻態(tài)） |
1 | 1 | 0 | L | H | 反向（電流 OUT2 → OUT1） |
1 | 1 | 1 | H | L | 正向（電流 OUT1 → OUT2） |
1 | 0 | X | L | L | 制動；低側(cè)慢速衰減 |
當電橋控制為外部控制 (I2C_BC=0b) 時，使能參照 EN 引腳；當電橋控制為內(nèi)部控制 (I2C_BC=1b) 時，使能參照 I2C_EN_IN1 位。
當電橋控制為外部控制 (I2C_BC=0b) 時，相位參照 PH 引腳；當電橋控制為內(nèi)部控制 (I2C_BC=1b) 時，相位參照 I2C_PH_IN2 位。
PWM 模式允許 H 橋在器件處于喚醒狀態(tài)時進入高阻態(tài)。PWM 模式的真值表如下所示。
nSLEEP | Input1 | Input2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|---|
0 | X | X | 高阻 | 高阻態(tài) | 睡眠模式（H 橋高阻態(tài)） |
1 | 0 | 0 | 高阻態(tài) | 高阻態(tài) | 滑行（H 橋高阻態(tài)） |
1 | 0 | 1 | L | H | 反向（電流 OUT2 → OUT1） |
1 | 1 | 0 | H | L | 正向（電流 OUT1 → OUT2） |
1 | 1 | 1 | L | L | 制動；低側(cè)慢速衰減 |
當電橋控制為外部控制 (I2C_BC=0b) 時，Input1 參照 IN1 引腳；當電橋控制為內(nèi)部控制 (I2C_BC=1b) 時，Input1 參照 I2C_EN_IN1 位。
當電橋控制為外部控制 (I2C_BC=0b) 時，Input2 參照 IN2 引腳；當電橋控制為內(nèi)部控制 (I2C_BC=1b) 時，Input2 參照 I2C_PH_IN2 位。
以下時序圖顯示了電機驅(qū)動器的輸入和輸出時序。
圖 8-2 H 橋時序圖tDEAD 時間是輸出為高阻態(tài)時的中間時間。tDEAD 期間的輸出引腳電壓取決于輸出電流方向。如果電流來自引腳，則電壓為低于地電平的二極管壓降。如果電流灌入引腳，則電壓為高于 VM 的二極管壓降。該二極管是高側(cè)或低側(cè) FET 的體二極管。
傳播延遲時間 (tPD) 是輸入邊沿與輸出變化之間的時間。該時間考慮了輸入抗尖峰脈沖時間和其他內(nèi)部邏輯傳播延遲。輸入抗尖峰脈沖時間可防止輸入引腳上的噪聲影響輸出狀態(tài)。附加的輸出壓擺延遲時序考慮了 FET 導(dǎo)通或關(guān)斷時間（tRISE 和 tFALL）。