ZHCSU34 November 2023 DRV8214
PRODUCTION DATA
每當 VCC 電源電壓降至低于 UVLO 下降閾值電壓 VUVLO 時,器件中的所有電路都會被禁用,輸出 FET 被禁用,所有內(nèi)部邏輯被復位,nFAULT 被拉低。
該器件允許 VM 電源電壓一直降至 0V。當 VCC 電壓升至高于 VUVLO 上升閾值時,將恢復正常運行,如下圖所示。(下表)總結(jié)了器件進入 UVLO 時的條件。
一旦 VCC 超過 UVLO 閾值,NPOR 位就會復位并鎖存為低電平。
NPOR 會保持復位狀態(tài),直到通過 CLR_FLT 位清零為止。
上電后,一旦發(fā)出 CLR_FLT 命令,NPOR 就會自動鎖存為高電平。
| VVM | VVCC | 器件響應 | IPROPI |
|---|---|---|---|
| 0V 至 VVM_MAX | <1.65V | UVLO | 不可用 |
| 0V 至 VVM_MAX | >1.65V | 正常運行 | 適用于 VVM > 1.65V 的情況 |