ZHCSUV2A April 2024 – October 2024 UCC27614-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 偏置電流 | ||||||
| IVDDq | VDD 靜態電源電流 | VIN+/VIN = 3.3V，VIN- = 0V，EN=VDD，VDD = 3.4V | 305 | 500 | μA | |
| IVDD | VDD 靜態電源電流 | VIN+/VIN = 3.3V，VIN- = 0V，EN = VDD | 0.64 | 0.92 | mA | |
| IVDD | VDD 靜態電源電流 | VIN+/VIN = 0V，VIN- = 0V，EN = VDD | 0.71 | 1.0 | mA | |
| IVDDO | VDD 動態工作電流 | fSW = 1000kHz，EN = VDD，VIN+/VIN = 0V 至 3.3V PWM，VIN- = 0V | 4.0 | mA | ||
| IDIS | VDD 禁用電流 | VIN+/VIN = 0V，VIN- = 3.3V，EN = 0V | 0.75 | 1.0 | mA | |
| 欠壓鎖定 (UVLO) | ||||||
| VVDD_ON | VDD UVLO 上升閾值 | 3.8 | 4.1 | 4.4 | V | |
| VVDD_OFF | VDD UVLO 下降閾值 | 3.5 | 3.8 | 4.1 | V | |
| VVDD_HYS | VDD UVLO 遲滯 | 0.3 | V | |||
| 輸入（IN、IN+） | ||||||
| VIN_H | 輸入信號高電平閾值，輸出高電平 | 輸出高電平，IN- = 低電平，EN = 高電平 | 1.8 | 2 | 2.3 | V |
| VIN_L | 輸入信號低電平閾值，輸出低電平 | 輸出低電平，IN- = 低電平，EN = 高電平 | 0.8 | 1 | 1.2 | V |
| VIN_HYS | 輸入信號遲滯 | 1 | V | |||
| RIN | INx 引腳下拉電阻 | IN+/IN = 3.3V | 120 | kΩ | ||
| 輸入 (IN-) | ||||||
| VIN-_H | 輸入信號高電平閾值，輸出低電平 | 輸出低電平，IN+ = 高電平，EN = 高電平 | 1.8 | 2 | 2.3 | V |
| VIN-_L | 輸入信號低電平閾值，輸出高電平 | 輸出高電平，IN+ = 高電平，EN = 高電平 | 0.8 | 1 | 1.2 | V |
| VIN-_HYS | 輸入信號遲滯 | 1 | V | |||
| RIN- | IN- 引腳上拉電阻 | IN- = 0V | 200 | kΩ | ||
| 使能 (EN) | ||||||
| VEN_H | 使能信號高電平閾值 | 輸出高電平，IN+/IN = 高電平，IN- = 0V | 1.8 | 2 | 2.3 | V |
| VEN_L | 使能信號低電平閾值 | 輸出低電平，IN+/IN = 高電平，IN- = 0V | 0.8 | 1 | 1.2 | V |
| VEN_HYS | 使能信號遲滯 | 1 | V | |||
| REN | EN 引腳上拉電阻 | EN = 0V | 200 | kΩ | ||
| 輸出 (OUT) | ||||||
| ISRC(1) | 峰值輸出拉電流 | VDD = 12V，CVDD = 10μF，CL = 0.1μF，f = 1kHz | 10 | A | ||
| ISNK(1) | 峰值輸出灌電流 | VDD = 12V，CVDD = 10μF，CL = 0.1μF，f = 1kHz | –10 | A | ||
| ROH(2) | OUTH，上拉電阻 | IOUT = -50mA 請參閱：節 6.3.4 |
2.5 | 4.5 | ? | |
| ROL | OUTL，下拉電阻 | IOUT = 50mA | 0.34 | 0.55 | ? | |