ZHCSUV2A April 2024 – October 2024 UCC27614-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
UCC27614-Q1 器件在正常模式和 UVLO 模式下運行（有關 UVLO 運行的信息，請參閱節 6.3.1）。在正常模式下，輸出狀態取決于器件的狀態以及輸入引腳。
UCC27614-Q1 DSG 具有雙輸入，一個反相 (IN-) 輸入和一個同相 (IN+) 輸入。該器件不像 UCC27614-Q1 D 和 DGN 那樣包含專用使能 (EN) 引腳。
UCC27614-Q1 D 和 DGN 具有單個同相輸入，但還包含通過 EN 引腳實現的啟用和禁用功能。將 EN 引腳設置為邏輯高電平會使同相輸入連接到 IN 引腳上的輸出。兩個 OUT 引腳在內部短接，并且也應在應用板上短接。
|
IN+ |
IN- |
OUT |
|---|---|---|
|
H |
L |
H |
|
H |
H |
L |
|
L |
H |
L |
|
L |
L |
L |
|
浮點 |
不限 |
L |
|
不限 |
浮點 |
L |
|
IN |
EN |
OUT |
|---|---|---|
|
H |
L |
L |
|
H |
H |
H |
|
L |
H |
L |
|
L |
L |
L |
|
浮點 |
不限 |
L |
|
不限 |
浮點 |
IN |