ZHCSFZ7C February 2017 – February 2023 PGA460-Q1
PRODUCTION DATA
PGA460-Q1 器件配備了兩個通信接口，每個接口有一個指定的引腳。時間指令接口連接到 IO 引腳，這是一個開漏輸出結構，具有一個能夠在電池級電壓下進行通信的內部 10kΩ 上拉電阻器。異步 UART 接口可在 IO 引腳上進行通信，并且還連接到 RXD 和 TXD 引腳。第三個接口選項是使用同步 USART 接口，該接口僅在 RXD 和 TXD 引腳上可用。此通信使用 SCLK 引腳作為串行時鐘輸入，它是最快的數據速率模式。RXD 和 TXD 引腳上的 USART 通信可在 3.3V 或 5V CMOS 電平下進行，具體取決于配置的 IOREG 電壓，如TEST 引腳功能 部分所述。
由于系統不太可能同時使用時間指令接口和 UART 接口，因此 PGA460-Q1 器件可以禁用 IO 引腳收發器以節省電力。為此，IO_IF_SEL 位必須為 0，IO_DIS 位必須為 1，這會立即禁用 IO 引腳收發器，之后只能通過 RXD 和 TXD 引腳進行通信。將 IO_DIS 位設置回 0 不會重新啟用 IO 接口。如果意外設置了 IO_DIS 位，則器件可在下電上電后恢復 IO 接口（將 IO_DIS 位復位為 0）；但是，如果在 EEPROM 中對此位的值進行了編程，則 PGA460-Q1 器件在上電時始終遵循 EEPROM 編程值。