ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
這些圖展示了建議的輸入連接和端接電路。未使用的時(shí)鐘輸入可以保持懸空或下拉。
圖 7-8 單端 LVCMOS 至 XO 輸入 (XO_P)
圖 7-10 直流耦合 LVPECL 至基準(zhǔn) (PRIREF_P/SECREF_P) 或 XO 輸入
圖 7-11 直流耦合 LVDS 至基準(zhǔn) (PRIREF/SECREF) 或 XO 輸入
圖 7-12 直流耦合 CML(源端接)至基準(zhǔn) (PRIREF/SECREF) 或 XO 輸入
圖 7-13 HCSL(負(fù)載端接)至基準(zhǔn) (PRIREF/SECREF) 或 XO 輸入
圖 7-14 差分交流耦合至基準(zhǔn) (PRIREF/SECREF) 或 XO 輸入