ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
LMK05318B-Q1 具有兩個(gè)基準(zhǔn)輸入、一個(gè)數(shù)字 PLL (DPLL)、兩個(gè)具有集成 VCO 的模擬 PLL (APLL)，以及八個(gè)輸出時(shí)鐘，來(lái)自 APLL1 的 RMS 相位抖動(dòng)典型值為 50fs，來(lái)自 APLL2 的 RMS 相位抖動(dòng)典型值為 130fs。APLL1 使用具有超高品質(zhì)因數(shù)的超高性能 BAW VCO (VCO1)，因此與外部振蕩器 (XO) 輸入時(shí)鐘的相位噪聲或頻率沒(méi)有相關(guān)性。這樣可更大限度地降低整體解決方案成本，并可以使用現(xiàn)成的 XO、TCXO 或 OCXO 來(lái)滿(mǎn)足應(yīng)用的自由運(yùn)行和保持頻率穩(wěn)定性要求。APLL1 與 DPLL 級(jí)聯(lián)，從而允許 APLL1 域鎖定到 DPLL 基準(zhǔn)輸入來(lái)生成同步時(shí)鐘。APLL2 可用于生成不相關(guān)的時(shí)鐘頻率，從而鎖定到 APLL1 域或自由運(yùn)行 XO 輸入。
DPLL 基準(zhǔn)輸入多路復(fù)用器支持通過(guò)軟件或引腳控制進(jìn)行自動(dòng)輸入選擇或手動(dòng)輸入選擇。該器件使用專(zhuān)有相位抵消技術(shù)來(lái)提供無(wú)中斷切換，可實(shí)現(xiàn)卓越的相位瞬態(tài)性能（典型值為 ±50ps）。基準(zhǔn)時(shí)鐘輸入監(jiān)控塊可監(jiān)控時(shí)鐘輸入，并會(huì)在檢測(cè)到基準(zhǔn)缺失 (LOR) 時(shí)執(zhí)行無(wú)中斷切換或保持。一旦違反為輸入監(jiān)控器（包括振幅、、漏脈沖和早期脈沖、矮脈沖和 1PPS（每秒脈沖）檢測(cè)器）設(shè)置的閾值限制，就會(huì)檢測(cè)到 LOR 條件。可以依據(jù)時(shí)鐘輸入來(lái)設(shè)置和啟用每個(gè)輸入檢測(cè)器的閾值限制。調(diào)優(yōu)字歷史記錄監(jiān)控器功能根據(jù)鎖定時(shí)的歷史平均頻率確定進(jìn)入保持狀態(tài)時(shí)的初始輸出頻率精度，從而更大限度減少 LOR 條件期間的頻率和相位干擾。
該器件具有八個(gè)輸出及可編程驅(qū)動(dòng)器，最多允許八個(gè)差分時(shí)鐘，或差分時(shí)鐘的組合，以及最多四個(gè) 1.8V LVCMOS 對(duì)（每對(duì)兩個(gè)輸出）。可以通過(guò)輸出多路復(fù)用器從 APLL/VCO 域選擇輸出時(shí)鐘。輸出分頻器具有同步 (SYNC) 功能，允許多個(gè)輸出的相位對(duì)齊。輸出 7 (OUT7) 可以支持 1PPS 輸出。
為了支持 IEEE 1588 PTP 外設(shè)時(shí)鐘或其他時(shí)鐘控制應(yīng)用，DPLL 還支持頻率分辨率低于 0.001ppt（十億分之一）的 DCO 模式，可通過(guò)外部軟件或引腳控制實(shí)現(xiàn)精確的頻率和相位調(diào)整。
該器件可通過(guò) I2C 或 SPI 實(shí)現(xiàn)完全編程，并通過(guò)內(nèi)部 EEPROM 支持自定義啟動(dòng)頻率配置，EEPROM 在出廠(chǎng)時(shí)已預(yù)先編程，如果需要，可在系統(tǒng)內(nèi)編程。內(nèi)部 LDO 穩(wěn)壓器提供出色的 PSNR 功能，可降低供電網(wǎng)絡(luò)的成本和復(fù)雜性。可通過(guò)狀態(tài)引腳和中斷寄存器查看時(shí)鐘輸入和 PLL 監(jiān)控狀態(tài)，從而實(shí)現(xiàn)全面的診斷功能。