在典型應用中，請考慮以下設計要求或參數來實施整體時鐘解決方案：
- 器件初始配置：將器件配置為主機編程（MCU 或 FPGA）或工廠預編程。
- 器件啟動模式和串行接口：通常，這是 EEPROM + I2C 或 SPI 模式。
- XO 頻率、信號類型以及頻率精度和穩定性：如果需要滿足以下任何條件，請考慮為 XO 輸入使用高穩定性 TCXO 或 OCXO：
- 頻率穩定性符合標準（例如 SyncE、SONET/SDH、IEEE 1588）
- 偏移 ≤ 100Hz 時具有盡可能低的近端相位噪聲
- 窄 DPLL 帶寬 ≤ 10Hz
- 對于 DPLL/APLL1 域，確定以下各項：
- 輸入時鐘：頻率、緩沖模式、優先級和輸入選擇模式
- 輸出時鐘：頻率、緩沖模式
- DPLL 環路帶寬和最大 TDC 頻率
- 是否需要 DCO 模式
- 對于 APLL2 域，確定以下各項：
- APLL2 基準：VCO1 用于具有級聯 APLL2 的同步時鐘，或 XO 用于具有非級聯 APLL2 的異步時鐘
- 輸出時鐘：頻率、緩沖模式
- 輸入時鐘和 PLL 監控選項
- 狀態輸出和中斷標志
- 電源軌