ZHCSQ64 October 2023 LMK04714-Q1
PRODUCTION DATA
這些寄存器控制器件時鐘的模擬延遲屬性。
| 位 | 名稱 | POR 默認值 | 說明 | |
|---|---|---|---|---|
| 7 | 不適用 | 0 | 保留 | |
| 6 | 不適用 | 1 | 保留 | |
| 5 | CLKoutX_SRC_MUX | 0 | 選擇 CLKOUTx 時鐘源。時鐘源也必須上電。 0:器件時鐘 1:SYSREF | |
| 4 | DCLKX_Y_PD | 0 | 將 X 和 Y 定義的時鐘組斷電。 0:啟用 1:將整個時鐘組 X_Y 斷電。 | |
| 3 | DCLKX_Y_BYP | 0 | 為偶數時鐘輸出啟用高性能旁路路徑。 0:CLKoutX 未處于高性能旁路模式。CML 對 CLKoutX_FMT 無效。 1:CLKoutX 處于高性能旁路模式。只有 CML 時鐘格式有效。 | |
| 2 | DCLKX_Y_DCC | 0 | 器件時鐘分頻器的占空比校正。對于半步進,這是必需的。 0:無占空比校正。 1:啟用占空比校正。 | |
| 1 | DCLKX_Y_POL | 0 | 反轉器件時鐘輸出的極性。也適用于高性能旁路模式下的 CLKoutX。極性反轉是一種在高性能旁路模式或 /1 分頻值下獲得半步進相位調整的方法。 0:正常極性 1:反轉極性 | |
| 0 | DCLKX_Y_HS | 0 | 設置器件時鐘的半步進值。必須設置為零 (0) 才能實現 1 分頻。 如果 DCLKX_Y_DCC = 0,則無效。 0:無相位調整 1:調整器件時鐘相位 –0.5 個時鐘分配路徑周期。 | |