ZHCSKQ5A July 2020 – April 2021 DRV8706-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
當(dāng) nSLEEP 引腳為邏輯低電平或 DVDD 電源低于 VDVDD_POR 閾值時,器件進(jìn)入低功耗睡眠狀態(tài)以減少器件的靜態(tài)電流消耗。在這種狀態(tài)下,除了 nSLEEP 引腳上的低功耗監(jiān)控器外,所有主要功能塊都被禁用。此情況下會為外部 MOSFET 柵極提供無源柵極下拉電阻,使 MOSFET 保持在關(guān)斷狀態(tài)。