ZHCSKQ5A July 2020 – April 2021 DRV8706-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 引腳 | I/O | 類型 | 說明 | ||
|---|---|---|---|---|---|
| 編號 | 名稱 | 名稱 | |||
| DRV8706S-Q1 | DRV8706H-Q1 | ||||
| 1 | GND | I/O | 接地 | 器件接地。連接到系統(tǒng)接地端。 | |
| 2 | DVDD | I | 電源 | 器件邏輯和數(shù)字輸出電源輸入。在 DVDD 與 GND 引腳之間連接一個 1.0 μF、6.3V 的陶瓷電容器。 | |
| 3 | nSCS | — | I | 數(shù)字 | 串行芯片選擇。此引腳上的邏輯低電平支持串行接口通信。內(nèi)部上拉電阻。 |
| — | GAIN | I | 模擬 | 放大器增益設(shè)置。由外部電阻設(shè)置的 4 電平輸入引腳。 | |
| 4 | SCLK | — | I | 數(shù)字 | 串行時鐘輸入。串行數(shù)據(jù)會移出并在此引腳上的相應(yīng)上升沿和下降沿被捕捉。內(nèi)部下拉電阻。 |
| — | VDS | I | 模擬 | VDS 監(jiān)控閾值設(shè)置。由外部電阻設(shè)置的 6 電平輸入引腳。 | |
| 5 | SDI | — | I | 數(shù)字 | 串行數(shù)據(jù)輸入。在 SCLK 引腳的下降沿捕捉數(shù)據(jù)。內(nèi)部下拉電阻。 |
| — | IDRIVE | I | 模擬 | 柵極驅(qū)動器輸出電流設(shè)置。由外部電阻設(shè)置的 6 電平輸入引腳。 | |
| 6 | SDO | — | O | 數(shù)字 | 串行數(shù)據(jù)輸出。在 SCLK 引腳的上升沿移出數(shù)據(jù)。推挽式輸出。 |
| — | MODE | I | 模擬 | PWM 輸入模式設(shè)置。由外部電阻設(shè)置的 4 電平輸入引腳。 | |
| 7 | IN1/EN | I | 數(shù)字 | 半橋控制輸入。請查看 PWM 模式了解詳細信息。內(nèi)部下拉電阻。 | |
| 8 | nHIZ1 | I | 數(shù)字 | 半橋控制輸入。請查看 PWM 模式了解詳細信息。內(nèi)部下拉電阻。 | |
| 9 | IN2/PH | I | 數(shù)字 | 半橋控制輸入。請查看 PWM 模式了解詳細信息。內(nèi)部下拉電阻。 | |
| 10 | nHIZ2 | I | 數(shù)字 | 半橋控制輸入。請查看 PWM 模式了解詳細信息。內(nèi)部下拉電阻。 | |
| 11 | nSLEEP | I | 數(shù)字 | 器件使能引腳。置為邏輯低電平可關(guān)斷器件并進入睡眠模式。內(nèi)部下拉電阻。 | |
| 12 | DRVOFF | I | 數(shù)字 | 驅(qū)動器關(guān)斷引腳。置為邏輯高電平可將高側(cè)和低側(cè)柵極驅(qū)動器輸出拉低。內(nèi)部下拉電阻。 | |
| 13 | nFAULT | O | 數(shù)字 | 故障指示燈輸出。此引腳被拉至邏輯低電平可指示故障情況。開漏輸出。需要外部上拉電阻。 | |
| 14 | SO | O | 模擬 | 分流放大器輸出。 | |
| 15 | RSVD | — | — | 保留。接地或保持斷開。 | |
| 16 | AREF | I | 電源 | 電流感測放大器的外部電壓基準和電源。在 AREF 與 AGND 引腳之間連接一個 0.1 μF、6.3V 的陶瓷電容器。 | |
| 17 | AGND | I/O | 電源 | 器件接地。連接到系統(tǒng)接地端。 | |
| 18 | SP | I | 模擬 | 分流放大器正輸入。連接到分流電阻的正端子。 | |
| 19 | SN | I | 模擬 | 分流放大器負輸入。連接到分流電阻的負端子。 | |
| 20 | GH1 | O | 模擬 | 高側(cè)柵極驅(qū)動器輸出。連接到高側(cè)功率 MOSFET 的柵極。 | |
| 21 | SH1 | I | 模擬 | 高側(cè)源極感測輸入。連接到高側(cè)功率 MOSFET 源極。 | |
| 22 | GL1 | O | 模擬 | 低側(cè)柵極驅(qū)動器輸出。連接到低側(cè)功率 MOSFET 的柵極。 | |
| 23 | SL1 | I | 模擬 | 低側(cè) MOSFET 柵極驅(qū)動感測和電源返回。通過指向低側(cè) MOSFET 接地回路的低阻抗路徑連接到系統(tǒng)接地端。 | |
| 24 | SL2 | I | 模擬 | 低側(cè) MOSFET 柵極驅(qū)動感測和電源返回。通過指向低側(cè) MOSFET 接地回路的低阻抗路徑連接到系統(tǒng)接地端。 | |
| 25 | GL2 | O | 模擬 | 低側(cè)柵極驅(qū)動器輸出。連接到低側(cè)功率 MOSFET 的柵極。 | |
| 26 | SH2 | I | 模擬 | 高側(cè)源極感測輸入。連接到高側(cè)功率 MOSFET 源極。 | |
| 27 | GH2 | O | 模擬 | 高側(cè)柵極驅(qū)動器輸出。連接到高側(cè)功率 MOSFET 的柵極。 | |
| 28 | DRAIN | I | 模擬 | 橋式 MOSFET 漏極電壓感測引腳。連接到高側(cè) MOSFET 漏極的公共點。 | |
| 29 | PVDD | I | 電源 | 器件驅(qū)動器電源輸入。連接到電橋電源。在 PVDD 和 GND 引腳之間連接一個 0.1 μF、PVDD 額定的陶瓷電容器和大于或等于 10 μF 的局部大容量電容。 | |
| 30 | VCP | I/O | 電源 | 電荷泵輸出。在 VCP 與 PVDD 引腳之間連接一個 1 μF、16V 的陶瓷電容器。 | |
| 31 | CPH | I/O | 電源 | 電荷泵開關(guān)節(jié)點。在 CPH 與 CPL 引腳之間連接一個 100 nF、PVDD 額定的陶瓷電容器。 | |
| 32 | CPL | I/O | 電源 | 電荷泵開關(guān)節(jié)點。在 CPH 與 CPL 引腳之間連接一個 100 nF、PVDD 額定的陶瓷電容器。 | |