6.10.2.3 組合式 MCU 域和 Main 域下電時序 - 選項 1

圖 6-4 介紹了選項 1 的器件下電時序。

AM69A AM69 組合式 MCU 域和 Main 域，初級下電時序 - 選項 1

A. 時間戳標(biāo)記：

T0 - MCU_PORz 和 PORz 置為低電平有效，用于將所有處理器資源置于安全狀態(tài)。(0ms)
T1 - 主 DDR、SRAM 內(nèi)核和 SRAM CPU 電源開始斜降。(0.5ms)
T2 - 低電壓內(nèi)核電源開始電源斜降。(2.5ms)
T3 - 1.8V 電壓開始電源斜降。(3.0ms)
T4 – 3.3V 電壓開始電源斜降。(3.5ms)

B. 任何 MCU 或 Main 雙電壓 IO 域（VDDSHVn_MCU 或 VDDSHVn）由 3.3V 電壓供電以支持 3.3V 數(shù)字接口。

C. 任何 MCU 或 Main 雙電壓 IO 域（VDDSHVn_MCU 或 VDDSHVn）由 1.8V 電壓供電以支持 1.8V 數(shù)字接口。

D. VDDSHV5 支持 SD 存儲卡的 MMC1 信號。需要使用雙電壓 (3.3V/1.8V) 電源軌以實現(xiàn)合規(guī)的高速 SD 卡運(yùn)行。如果不需要 SD 卡或可以接受具有固定 3.3V 工作電壓的標(biāo)準(zhǔn)數(shù)據(jù)速率，則可以將域與數(shù)字 IO 3.3V 電源軌分組在一起。如果 SD 卡能夠在固定 1.8V 的電壓下運(yùn)行，則可以將域與數(shù)字 IO 1.8V 電源軌分組在一起。

E. VDDA_3P3_USB 是用于 USB 2.0 差分接口信號傳輸?shù)?3.3V 模擬域。建議使用低噪聲模擬電源來提供最佳信號完整性，以確保 USB 數(shù)據(jù)眼罩合規(guī)性。如果不需要 USB 接口或可以容忍數(shù)據(jù)位錯誤，則可以直接或通過電源濾波器將域與 3.3V 數(shù)字 IO 電源軌分組在一起。

F. VDDA_1P8_<clk/pll/ana> 是 1.8V 模擬域，支持需要使用低噪聲電源以實現(xiàn)最佳性能的時鐘振蕩器、PLL 和模擬電路。不建議將數(shù)字 VDDSHVn_MCU 和 VDDSHVn IO 域組合在一起，因為高頻開關(guān)噪聲會對時鐘、PLL 和 DLL 信號的抖動性能產(chǎn)生負(fù)面影響。應(yīng)避免組合模擬 VDDA_1p8_<phy> 域，但如果分組在一起，則需要進(jìn)行直列式鐵氧體磁珠電源濾波。

G. VDDA_1P8_<phy> 是 1.8V 模擬域，支持多個串行 PHY 接口。建議使用低噪聲模擬電源來提最佳信號完整性、接口性能和規(guī)格符合性。如果不需要這些接口中的任何一個，可以容忍數(shù)據(jù)位錯誤或不合規(guī)運(yùn)行，則可以直接或通過直列式電源濾波器將域與數(shù)字 IO 1.8V 電源軌分組在一起。

H. VDDA_0P8_<dll/pll> 是 0.8V 模擬域，支持需要使用低噪聲電源以實現(xiàn)最佳性能的 PLL 和 DLL 電路。不建議將這些域與任何其他 0.8V 域組合在一起，因為高頻開關(guān)噪聲會對 PLL 和 DLL 信號的抖動性能產(chǎn)生負(fù)面影響。

I. MCU_PORz 和 PORz 必須置為低電平有效（至少 TΔ1 = 200μs），以確保 SoC 資源在任何電壓開始斜降之前進(jìn)入安全狀態(tài)。

圖 6-4 組合式 MCU 域和 Main 域，初級下電時序 - 選項 1

組合式 MCU 域和 Main 域下電時序 - 選項 2

圖 6-5 介紹了選項 2 的器件下電時序。

AM69A AM69 組合式 MCU 域和 Main 域，初級下電時序 - 選項 2

A. 時間戳標(biāo)記：

T0 - MCU_PORz 和 PORz 置為低電平有效，用于將所有處理器資源置于安全狀態(tài)。(0ms)
T1 – 所有電源開始斜降。(0.2ms)

B. MCU_PORz 和 PORz 必須置為低電平有效（至少 TΔ1 = 200μs），以確保 SoC 資源在任何電壓開始斜降之前進(jìn)入安全狀態(tài)。

圖 6-5 組合式 MCU 域和 Main 域，初級下電時序 - 選項 2