ZHCSYS0A August 2025 – October 2025 ADC34RF72
PRODUCTION DATA
7.3.5.3 可實現均衡的可編程 FIR 濾波器
ADC34RF7x 器件包含一個被稱為均衡器 (EQ) 的集成可編程 FIR 濾波器塊。如圖 7-18 所示，有兩個 EQ 塊（EQ0 和 EQ1），位于小數延遲濾波器 (FDF0/1) 的輸出端。每個 EQ 塊都可以直接從 DSP_IN 或前一個 FDF 塊提供輸入數據流?？偣灿兴膫€輸出數據流 (eq_out[3:0])，其中每個輸出流對應一個不同的濾波輸入流。
兩個均衡器 (EQ0/EQ1) 中的每一個都包括在兩個輸入流之間共享多達 192 個抽頭（16 位）。
圖 7-18 FIR 均衡器配置每個 EQ 支持多種不同的配置，每個 EQFIR 多達 192 個抽頭，如圖 7-19 所示。
圖 7-19 EQ0 (x=0) 和 EQ1 (x=1) 的 FIR 均衡器配置功耗隨采樣率和使用的抽頭數呈線性變化。未使用的抽頭可以設置為 0。
可以使用以下參數對數字均衡器進行編程：
|
系統參數名稱 |
尺寸 | 默認值 | 訪問 | 說明 |
|---|---|---|---|---|
| EQ{x}_IN_SRC_SEL | 1 | 0 | R/W |
選擇 EQ{x} 輸入數據源。 0：來自 DSP_IN[2x+1, 2x] 的 EQ{x} 輸入。 1：來自 FDF_OUT[2x+1, 2x] 的 EQ{x} 輸入。 |
| EQ{x}_MODE_SEL | 3 | 0 | R/W |
選擇 EQ{x} 模式。 0：單通道模式。 1：雙通道模式。 2：半復數模式。 3：完全復數模式。 4：僅延遲模式。 |
| EQ{x}_DEL_VAL | 8 | 0 | R/W |
EQ{x} 延遲值。此設置的效果取決于 EQ{x} 模式。 0...255：當 EQ{x} 處于具有可編程延遲的模式時應用的器件時鐘周期數。 |
| EQ{x}_NUM_TAPS | 8 | 0 | R/W |
EQ{x} 在給定模式下使用的抽頭數。在單通道模式下可以是任意值。在雙通道模式和半復數模式下必須為偶數。在完全復數模式下必須可被四整除。 1...192：EQ{x} 使用的抽頭數。 |
| EQ{x}_TAPS | 3072 | 0 | R/W |
設置 EQ{x} 塊的 192 個抽頭。 單通道模式：最多 192 個抽頭施加到 eq_input[2x]。 雙通道模式：每個 eq_input 多達 96 個抽頭。第一批 96 個抽頭施加到 eq_input[2x]。第二批 96 個抽頭施加到 eq_input[2x+1]。 半復數模式：每個 eq_input 多達 96 個抽頭。第一批 96 個抽頭施加到 eq_input[2x]。第二批 96 個抽頭施加到 eq_input[2x+1]。 完全復數模式：每個 eq_input 多達 96 個抽頭。第一批 96 個抽頭施加到 eq_input[2x]；這些抽頭中的前 48 個抽頭施加到 eq_output[2x]。第二批 96 個抽頭施加到 eq_input[2x+1]；這些抽頭中的前 48 個抽頭施加到 eq_output[2x]。 |