ZHCSYS0A August 2025 – October 2025 ADC34RF72
PRODUCTION DATA
器件時鐘輸入必須與器件交流耦合,以提供額定性能。時鐘源必須具有低抖動(積分相位噪聲),以使 ADC 達到規定的 SNR 性能,尤其是在較高輸入頻率下運行時。時鐘信號可以使用帶通濾波器進行濾波,以消除部分寬帶時鐘噪聲。JESD204B/C 數據轉換器系統 (ADC + FPGA) 需要額外的 SYSREF 和器件時鐘。LMK04828 或 LMK04832 器件是為生成這些時鐘而設計。根據 ADC 時鐘頻率和抖動要求.此器件也可用作系統時鐘合成器或器件時鐘和 SYSREF 分配器件(在系統中使用多個 ADC34RF72 器件時)。