ZHCSYS0A August 2025 – October 2025 ADC34RF72
PRODUCTION DATA
可以通過 nco_reset 信號為每個 NCO 復(fù)位 NCO 相位累加器。可以為每個 DDC 屏蔽 NCO 復(fù)位 (nco_reset_mask[7:0])。NCO 復(fù)位信號可來自軟件 (sw_nco_sync),也可通過 GPIO 預(yù)置 NCO,在下一個 SYSREF 邊沿進(jìn)行復(fù)位。
gpio_nco_arm NCO 復(fù)位路徑用于從主機器件同步跨器件的多個 NCO。主機器件可以在 SYSREF 的下降沿啟動 gpio_nco_arm,以便 gpio_nco_arm 信號在下一個 SYSREF 邊沿之前有最多的時間到達(dá)所有器件。
以下寄存器可以進(jìn)行編程:
系統(tǒng)參數(shù) 名稱 |
尺寸 | 默認(rèn)值 | 訪問 | 說明 |
|---|---|---|---|---|
| DDC_NCO_UPDATE_SRC_SEL | 1 | 0 | R/W |
選擇 NCO 更新信號的來源。 0:NCO 更新信號來自軟件。 1:泄漏內(nèi)部 SYSREF (SYSREF_DIG) 以更新 NCO。 |
| DDC_NCO_RESET_SRC_SEL | 1 | 0 | R/W |
選擇 NCO 復(fù)位信號的來源。 0:NCO 復(fù)位信號來自軟件。 1:GPIO 預(yù)置信號 (gpio_nco_arm) 預(yù)置 NCO 模塊,使 NCO 更新信號在下一個 SYSREF 上升沿發(fā)出。 |
| DDC_NCO_UPDATE_MASK | 8 | 0 | R/W |
每個 DDC NCO 更新信號屏蔽控制。如果 NCO 更新源來自軟件,則 DDC[x] 和 DDC[x+1](其中 x ∈ {0,2,4,6})的配置應(yīng)完全相同。將屏蔽位設(shè)置為 1 可確保相應(yīng)的 DDC NCO 屏蔽 NCO 更新信號。 位 0:DDC0 NCO 更新屏蔽控制。 位 1:DDC1 NCO 更新屏蔽控制。 位 2:DDC2 NCO 更新屏蔽控制。 位 3:DDC3 NCO 更新屏蔽控制。 位 4:DDC4 NCO 更新屏蔽控制。 位 5:DDC5 NCO 更新屏蔽控制。 位 6:DDC6 NCO 更新屏蔽控制。 位 7:DDC7 NCO 更新屏蔽控制。 |
| DDC_NCO_RESET_MASK | 8 | 0 | R/W |
每個 DDC NCO 復(fù)位信號屏蔽控制。如果 NCO 復(fù)位源來自軟件,則 DDC[x] 和 DDC[x+1](其中 x ∈ {0,2,4,6})的配置應(yīng)完全相同。將屏蔽位設(shè)置為 1 可確保相應(yīng)的 DDC NCO 屏蔽 NCO 復(fù)位信號。 位 0:DDC0 NCO 更新復(fù)位控制。 位 1:DDC1 NCO 更新復(fù)位控制。 位 2:DDC2 NCO 更新復(fù)位控制。 位 3:DDC3 NCO 更新復(fù)位控制。 位 4:DDC4 NCO 更新復(fù)位控制。 位 5:DDC5 NCO 更新復(fù)位控制。 位 6:DDC6 NCO 更新復(fù)位控制。 位 7:DDC7 NCO 更新復(fù)位控制。 |
| DDC{0..7}_NCO_HOP_SRC_SEL | 1 | 0 | R/W |
選擇 DDC 的 NCO 跳頻信號來源。 0:通過 GPIO 選擇 NCO(跳頻)(每個 DDC 對應(yīng)一個 GPIO 功能)。 1:通過軟件選擇 NCO(跳頻)。 |
| DDC{0..7}_NCO_HOP_MODE | 1 | 0 | R/W |
在跳頻時選擇 NCO 模式。 0:未使用 1:相位相干跳頻模式,其中 NCO 的原始相位在跳頻過程中始終保持不變。 |
| DDC{0..7}_NCO{0,1}_FCW | 48 | 0 | R/W | NCO{0,1} 的 48 位 FCW 字 |
| DDC{0..7}_NCO{0,1}_PHASE | 48 | 0 | R/W | NCO{0,1} 的 48 位相位偏移 |