ZHCABN2 February 2022 UCC14240-Q1

7 電容器選型

UCC14240-Q1 輸入和輸出高頻去耦電容應由一個 2.2μF 陶瓷電容和一個 0.1μF 陶瓷電容并聯組成，如圖 7-1 和圖 7-2 所示。0.1μF 電容器應放置在最靠近 IC 引腳的位置，并且兩個電容器的額定電壓應至少為所施加電壓的 1.5 倍或最小額定電壓 35V。UCC14240-Q1 反饋電阻分壓器需要 330pF 高頻陶瓷旁路電容與下電阻并聯。如圖 4-1 至圖 6-1 的原理圖所示，330pF 旁路電容器應在 FBVDD (U1-34) 與 VEEA (U1-35) 和 FBVEE (U1-33) 與 VEEA (U1-35) 之間盡可能相互靠近放置。

圖 7-1 導通期間的拉電流

圖 7-1 和圖 7-2 所示的電路顯示了 IGBT 導通期間的拉電流和關斷期間的灌電流。UCC14240-Q1 為 UCC21732-Q1、±10A 隔離式 SiC/IGBT 柵極驅動器提供正負雙偏置電壓，驅動一個總柵極電荷為 1.75μC 的IGBT。圖表已經過簡化以突出 C_VDD 和 C_VEE 的功能和選型。C_VDD 和 C_VEE 是與柵極驅動器相關的電容器，但在使用圖 5-1 所示的雙路 VDD/VEE 輸出電壓配置時，也會對 UCC14240-Q1 的性能產生深遠影響。

C_VDD 是 UCC21732-Q1 VDD 大容量電容器在導通期間為 Q₁ 提供所需的電荷，應放在盡可能靠近柵極驅動器引腳的位置。由 ISRC 從 C_VDD 消耗的總電荷必須在每個開關周期由 IDD 補充。以 IGBT 的開關頻率消耗和補充 C_VDD 中的電荷，會導致 C_VDD 上產生不可避免的紋波電壓變化。由于總電荷由 C_VDD 和 C_VEE 的串聯組合提供，假設所需的紋波電壓限制為 ΔV=500mV_PP，則所需的總電容可由Equation10 確定，其中，電容越高，紋波電壓越低。

Equation10.

\frac{{C_{V D D} \times C}_{V E E}}{{C_{V D D} + C}_{V E E}} \geq \frac{Q_{G}}{Δ V} = \frac{1.75 μ C}{500 m V_{P P}} = 3.5 μ F

根據 1.75μC 的 IGBT 柵極電荷所需的等效電容 C_G 與Equation11 所需的電容相比要小得多。因此，3.5μF>>87.5nF 驗證了維持所需紋波電壓所需的電容始終高于 SiC/IGBT 所需的 C_G。

Equation11.

C_{G} \geq \frac{Q_{G}}{V D D - V E E} = \frac{1.75 μ C}{15 V - (- 5 V)} = 87.5 n F

在導通期間，IGBT 需要從 C_VDD 獲取一定量的電力，從而與 UCC14240-Q1 傳輸的電量相等，如Equation12 所示：

Equation12.

P_{S R C} = P_{V D D} = Q_{G} \times (V D D - C O M) \times F_{s W} = 1.75 μ C \times (15 V - 0) \times 20 k H z = 525 m W

在關斷期間，存儲在 IGBT 柵極電容中的總電荷通過應用與 IGBT 并聯的 C_VEE (-5V)）而被移除。關斷期間，從 C_VEE 移除的電荷也必須通過 UCC14240-Q1 補充和提供，并由Equation13 計算得出：

Equation13.

P_{S N K} = P_{V E E} = Q_{G} \times (C O M - V E E) \times F_{s W} = 1.75 μ C \times [0 V - (- 5 V)] \times 20 k H z = 175 m W

由于開關事件，所需的總動態功率是Equation12 和Equation13 的和：

Equation14.

P_{S W} = P_{S R C} + P_{S N K} = (V D D - V E E) \times (Q_{G} \times F_{S W}) = 700 m W

根據 UCC21732-Q1 數據表，使用 5.9mA 的最大 I_{Q_VDD} 來計算靜態電流消耗所需的功率：

Equation15.

P_{I Q} = (V D D - V E E) \times I_{Q} = (20 V - (- 5 V)) \times 5.9 m A) = 147.5 m W

根據Equation16，將 P_SW 與 P_IQ 結合即可得所需的總偏置功率如下：

Equation16.

P_{B I A S} = P_{S W} + P_{I Q} = 700 m W + 147.5 m W = 847.5 m W

應使用Equation16 的結果來驗證所需的功率小于在高達 105°C 環境溫度下的最大 UCC14240-Q1 功率 1.5W。在本示例中，結果為 847.5mW<1.5W。

圖 7-2 關斷時灌電流

Equation10 可以改寫為：

Equation17.

C_{V E E} = \frac{Q_{G} \times C_{V D D}}{{(C}_{V D D} \times Δ V) - Q_{G}}

C_VDD、C_VEE 電容分壓器的第二項功能是根據負 VEE 電壓相對于正 VDD 電壓的期望值來平衡中點 COM 電壓。由 C_VDD 和 C_VEE 組成的分壓器會得到：

Equation18.

C_{V E E} = \frac{C_{V D D} \times (V D D - C O M)}{C O M - V E E}

將Equation17 設為與Equation18 相等并求解 C_VDD 會得到：

Equation19.

C_{V D D} = \frac{Q_{G}}{Δ V} \times [\frac{V D D - V E E}{V D D - C O M}] = \frac{1.75 μ C}{500 m V} \times [\frac{15 V - (- 5 V)}{15 V - 0 V}] = 4.67 μ F

C_VDD=4.67μF，然后可使用該電容求解 Equation20中的 C_VEE。

Equation20.

C_{V E E} = \frac{C_{V D D} \times (V D D - C O M)}{C O M - V E E} = \frac{4.67 μ F \times (15 V - 0 V)}{0 V - (- 5 V)} = 14.1 μ F

值得重申的是，C_VDD 和 C_VEE 是 VDD 和 VEE 相對于 COM 所需的最小總電容值。添加適當的降額并選擇大于所示最小計算結果的標準元件值，然后進行調整以保持正確的 C_VDD 與 C_VEE 比值（根據Equation20）。一旦選擇了值，現在可以將 C_VDD 和 C_VEE 代入Equation10 和Equation19，以驗證所選電容器值是否滿足所需的 ΔV、紋波電壓以及設置由Equation19 確定的正確中點電壓。可能有必要使用不同電容器元件值的并聯組合來獲得所需的比率。

降低紋波電壓、V_CE 下降電壓或提高動態柵極驅動性能是增大 C_VDD 電容值的幾個可能原因。為了保持正確的 C_VDD 與 C_VEE 電容分壓比（本例中為 3:1），重要的是調整 C_VEE 電容值以匹配引入到 C_VDD 電容值的任何變化。C_VDD 電容器的額定電壓應為 35V 或更高，但 C_VEE 電容器的額定電壓可以較低，適當降低額定電壓以處理大約 1.5x 的 VEE。C_VDD 和 C_VEE 應為具有 X7R 或更優電介質的陶瓷表面貼裝電容器，并符合 AEC-Q200 標準，可滿足應用的預期溫度要求。如果想要達到所需的最小電容，應特別注意所施加的直流電壓與電容器額定工作電壓、溫度、容差和電介質類型的關系，如圖 7-3 至圖 7-5 所示。要實現最佳的偏置和柵極驅動器性能，需要在所有電氣和環境運行條件下滿足最小計算電容。

圖 7-3 陶瓷電容器溫度特征

圖 7-4 陶瓷電容器老化特征

圖 7-5 陶瓷電容器施加的直流電壓特征