ZHCSHH7B January 2018 – January 2025 TPA6404-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
待機引腳低電平有效。當輸出引腳配置為高阻態狀態時,器件在 PVDD 與 VBAT 引腳上處于低電平電流模式。所有內部模擬偏置均被禁用。待機狀態下以及存在 DVDD 時,I2C 總線有效,內部寄存器有效。
該引腳具有 1MΩ 內部下拉電阻器。