ZHCSHH7B January 2018 – January 2025 TPA6404-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
待機(jī)引腳低電平有效。當(dāng)輸出引腳配置為高阻態(tài)狀態(tài)時,器件在 PVDD 與 VBAT 引腳上處于低電平電流模式。所有內(nèi)部模擬偏置均被禁用。待機(jī)狀態(tài)下以及存在 DVDD 時,I2C 總線有效,內(nèi)部寄存器有效。
該引腳具有 1MΩ 內(nèi)部下拉電阻器。