ZHCSXB4 October 2024 TAA3040
ADVANCE INFORMATION
當 SHDNZ 引腳置為低電平有效或未向器件施加 AVDD 電源電壓時，器件會進入硬件關斷模式。在硬件關斷模式下，器件會消耗來自 AVDD 電源的最小靜態電流。在此模式下，所有配置寄存器和可編程系數都會丟失其值，并且不支持與器件進行 I2C 或 SPI 通信。
如果 SHDNZ 引腳在器件處于工作模式時置為低電平有效，則器件會緩慢降低錄音數據的音量，關閉模擬和數字塊，并在 25ms（典型值）內將器件置于硬件關斷模式。如果 SHDNZ_CFG[1:0]、P0_R5_D[3:2] 寄存器位設置為 2'b00，則還可以立即將器件從工作模式置于硬件關斷模式。在 SHDNZ 引腳置為低電平有效后，并且器件進入硬件關斷模式后，將 SHDNZ 引腳保持為低電平至少 1ms，然后再釋放 SHDNZ，以使器件進一步運行。
僅當 IOVDD 電源穩定至穩定電壓電平時，才將 SHDNZ 引腳置為高電平有效。當 SHDNZ 引腳變為高電平時，器件會將所有配置寄存器和可編程系數設置為其默認值，然后進入睡眠模式。