ZHCSXB7 November 2024 TAA3020
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時鐘生成
- 6.3.3 輸入通道配置
- 6.3.4 基準電壓
- 6.3.5 可編程麥克風偏置
- 6.3.6
信號鏈處理
- 6.3.6.1 可編程通道增益和數字音量控制
- 6.3.6.2 可編程通道增益校準
- 6.3.6.3 可編程通道相位校準
- 6.3.6.4 可編程數字高通濾波器
- 6.3.6.5 可編程數字雙二階濾波器
- 6.3.6.6 可編程通道加法器和數字混頻器
- 6.3.6.7
可配置數字抽取濾波器
- 6.3.6.7.1
線性相位濾波器
- 6.3.6.7.1.1 采樣速率：7.35kHz 至 8kHz
- 6.3.6.7.1.2 采樣速率：14.7kHz 至 16kHz
- 6.3.6.7.1.3 采樣速率：22.05kHz 至 24kHz
- 6.3.6.7.1.4 采樣速率：29.4kHz 至 32kHz
- 6.3.6.7.1.5 采樣速率：44.1kHz 至 48kHz
- 6.3.6.7.1.6 采樣速率：88.2kHz 至 96kHz
- 6.3.6.7.1.7 采樣速率：176.4kHz 至 192kHz
- 6.3.6.7.1.8 采樣速率：352.8kHz 至 384kHz
- 6.3.6.7.1.9 采樣速率：705.6kHz 至 768kHz
- 6.3.6.7.2 低延遲濾波器
- 6.3.6.7.3 超低延遲濾波器
- 6.3.6.7.1
線性相位濾波器
- 6.3.7 自動增益控制器 (AGC)
- 6.3.8 語音活動檢測 (VAD)
- 6.3.9 數字 PDM 麥克風錄音通道
- 6.3.10 中斷、狀態(tài)和數字 I/O 引腳多路復用
- 6.4 器件功能模式
- 6.5 編程
- 7 寄存器映射
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
8.4 電源相關建議
IOVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應用。然而，在所有電源穩(wěn)定后，只能啟動 I2C 事務來初始化器件。
對于電源上電要求，t1 和 t2 必須至少為 2ms 才能讓器件初始化內部寄存器。有關器件電源穩(wěn)定至建議的工作電壓電平后，該器件如何在各種模式下運行的詳細信息，請參閱 節(jié) 6.4部分。對于電源斷電要求，t3 和 t4 必須至少為 10ms。該時序（如17 所示）讓器件可以慢慢降低錄音數據的音量，關閉模擬和數字塊，以及將器件置于關斷模式。還可以通過降低電源電壓來立即將器件置于關斷模式，但這樣會導致突然關斷。
圖 8-3 電源時序要求時序圖
確保電源斜坡速率低于 1V/μs，并且斷電和上電事件之間的等待時間至少為 100ms。對于低于 0.1V/ms 的電源斜坡速率，主機器件必須在進行任何器件配置之前將軟件復位作為第一個事務應用。確保所有數字輸入引腳均處于有效的輸入電平，并且在電源時序控制期間不會進行切換。
TAA3020 通過集成片上數字穩(wěn)壓器 DREG 和模擬穩(wěn)壓器 AREG，支持單 AVDD 電源運行。但是，如果系統(tǒng)中的 AVDD 電壓低于 1.98V，請將板載 AREG 和 AVDD 引腳短接，并通過將 P0_R2 的 AREG_SELECT 位保持為 1b'0（默認值）來不啟用內部 AREG。如果系統(tǒng)中使用的 AVDD 電源高于 2.7V，則主機器件可以在退出睡眠模式時將 AREG_SELECT 設置為 1'b1，以便器件內部穩(wěn)壓器可以生成 AREG 電源。