ZHCSNB3A February 2023 – January 2025 LM5148-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 說明（續）
- 5 引腳配置和功能
- 6 規格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 輸入電壓范圍 (VIN)
- 7.3.2 高壓偏置電源穩壓器（VCC、VCCX、VDDA）
- 7.3.3 精密使能端 (EN)
- 7.3.4 電源正常監視器 (PG)
- 7.3.5 開關頻率 (RT)
- 7.3.6 雙隨機展頻 (DRSS)
- 7.3.7 軟啟動
- 7.3.8 輸出電壓設定值 (FB)
- 7.3.9 最短可控導通時間
- 7.3.10 誤差放大器和 PWM 比較器（FB、EXTCOMP）
- 7.3.11 斜率補償
- 7.3.12 電感器電流檢測（ISNS+、VOUT）
- 7.3.13 斷續模式電流限制
- 7.3.14 高側和低側柵極驅動器（HO、LO）
- 7.3.15 輸出配置 (CNFG)
- 7.3.16 單輸出雙相運行
- 7.4 器件功能模式
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
訂購信息
8.4.2 布局示例
圖 8-47 顯示了具有分立式功率 MOSFET（Q1 和 Q2）的同步降壓穩壓器的單面布局，采用 SON 5mm × 6mm 外殼尺寸。功率級被 GND 焊盤幾何形狀包圍以在需要時連接 EMI 屏蔽。該設計采用 PCB 的第 2 層作為頂層正下方的電源環路返回路徑，以構成約 2mm2 的小面積開關電源環路。這個環路面積也就是說寄生電感必須盡可能小，從而盡可能地減少 EMI 以及開關節點電壓過沖和振鈴。
如高頻電源環路電流從 MOSFET Q1 和 Q2，再經過第 2 層上的電源接地平面，然后通過 0603 陶瓷電容器 C15 至 C18 流回至 VIN。垂直環路配置中沿相反流動的電流提供了場自相抵消效果，從而減少了寄生電感。圖 8-49 中的側視圖展示了在多層 PCB 結構中構成自相抵消的薄型環路這一概念。圖 8-48 中所示的第 2 層（GND 平面層）在 MOSFET 正下方提供了一個連接到 Q2 源極端子的緊密耦合電流返回路徑。
靠近 Q1 的漏極并聯四個具有 0402 或 0603 小型外殼尺寸的 10nF 輸入電容器。小尺寸電容器的低等效串聯電感 (ESL) 和高自諧振頻率 (SRF) 可以帶來出色的高頻性能。這些電容器的負端子通過多個直徑為 12mil (0.3mm) 的過孔連接到第 2 層（GND 平面），從而最大限度地減少寄生環路電感。
圖 8-47 PCB 頂層 – 高密度單面設計用于提高抗噪性和降低 EMI 的附加準則如下：
- 對 LM5148-Q1 控制器進行接地連接，如 圖 8-47 中所示。為所有高功率組件創建直接連接的電源接地、為敏感模擬組件創建模擬接地平面。AGND 的模擬接地平面與 PGND 的電源接地平面都必須在 IC 正下方單點連接至裸片連接焊盤 (DAP)。
- 使用較短的銅連接（無過孔）將 MOSFET（開關節點）直接連接到電感器端子，因為該網絡具有高 dv/dt 并且會增加輻射 EMI。開關節點連接的單層布線意味著具有高 dv/dt 的開關節點過孔不會出現在 PCB 的底部。這樣可以避免在 EMI 測試期間電場耦合到參考接地層。VIN 和 PGND 平面覆銅屏蔽了將 MOSFET 連接到電感器端子的多邊形，從而進一步減少了輻射 EMI 信號。
- 將 EMI 濾波器 元件放置在 PCB 底部，使元件與頂部的功率級元件隔離開來。
圖 8-48 電源元件正下方的第 2 層完整接地平面
圖 8-49 具有低 L1-L2 層內間距的 PCB 堆疊原理圖 (1)1. 請參閱通過優化的功率級布局免費提升高電流直流/直流穩壓器性能 了解更多詳細信息。