ZHCSZ33 October 2025 DRV8311-Q1
PRODUCTION DATA
死區時間延遲和傳播延遲的差異可能導致 PWM 的輸出時序不匹配,從而導致占空比失真。為了適應 表 9-2 中提到的各種輸入條件之間的傳播延遲差異,該器件集成了延遲補償特性。
延遲補償通過添加可變延遲時間 (tvar),使其與等于傳播延遲加驅動器死區時間 (tpd + tdead) 的預設目標延遲時間相匹配,從而實現與進出相位 (OUTx) 的電流的延遲時間匹配。當 DLYCMP_EN 位設置為 1 時,DRV8311P/S-Q1 會自動配置該設置。