ZHCSZ33 October 2025 DRV8311-Q1
PRODUCTION DATA
圖 7-23 展示了邏輯電平引腳 INHx、INLx、nSLEEP、SCLK 和 SDI 的輸入結(jié)構(gòu)。輸入可通過連接到 GND 的外部電阻器或外部邏輯電壓電源驅(qū)動(dòng)。TI 建議在器件睡眠模式下將這些引腳拉至低電平,以減少流經(jīng)內(nèi)部下拉電阻器的泄漏電流。