ZHCSZ33 October 2025 DRV8311-Q1
PRODUCTION DATA
硬件接口器件省略了四個 SPI 引腳,而是提供 nSLEEP 引腳和三個可通過電阻器配置的輸入,即 GAIN、SLEW 和 MODE。
通過將引腳連接為邏輯低電平、邏輯高電平或者使用電阻器上拉或下拉,可以在硬件接口上調整常見的器件設置。故障條件在 nFAULT 引腳上報告,但不提供詳細的診斷信息。
有關硬件接口的更多信息,請參閱節 7.3.9。
| 配置 | 增益 | SLEW | 模式 |
|---|---|---|---|
| 引腳連接至 AGND | 0.25V/A | 35V/μs | 6x PWM 模式和 9A OCP 電平 |
| 引腳連接至 47kΩ 再連接至 AGND | 0.5V/A | 75V/μs | 6x PWM 模式和 5A OCP 電平 |
| 引腳連接至 Hi-Z | 1V/A | 180V/μs | 3x PWM 模式和 9A OCP 電平 |
| 引腳連接至 AVDD | 2V/A | 230V/μs | 3x PWM 模式和 5A OCP 電平 |
圖 7-15 DRV8311H-Q1 硬件接口