ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
圖 6-1 展示了用于測(cè)量傳播失配的典型測(cè)試設(shè)置。由于無(wú)法訪問(wèn)柵極驅(qū)動(dòng)器,因此該測(cè)試電路中的上拉和下拉電阻器用于指示低側(cè) GaN FET 何時(shí)導(dǎo)通以及高側(cè) GaN FET 何時(shí)關(guān)閉,反之用于測(cè)量 tMON 和 tMOFF 參數(shù)。此電路中用于上拉和下拉電阻器的電阻值約為 1kΩ;使用的電流源為 2A。
圖 6-2 到圖 6-5 展示了傳播延遲測(cè)量波形。進(jìn)行導(dǎo)通傳播延遲測(cè)量時(shí),不使用電流源。對(duì)于關(guān)斷時(shí)間測(cè)量,電流源設(shè)置為 2A,并且還會(huì)設(shè)置電壓鉗位限值,稱為 VM(CLAMP)。測(cè)量高側(cè)元件關(guān)斷延遲時(shí),高側(cè) FET 上的電流源導(dǎo)通,低側(cè) FET 上的電流源關(guān)斷,HI 從高電平轉(zhuǎn)換為低電平,輸出電壓從 VM 轉(zhuǎn)換為 VM(CLAMP)。同樣,測(cè)量低側(cè)元件關(guān)斷傳播延遲時(shí),高側(cè)元件電流源關(guān)斷,低側(cè)元件電流源導(dǎo)通,LI 從高電平轉(zhuǎn)換為低電平,輸出從 GND 電位轉(zhuǎn)換為 VM(CLAMP)。LI 轉(zhuǎn)換和輸出變化之間的時(shí)間差就是傳播延遲時(shí)間。