ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
通過 DRV7167A 器件，可以輕松設計高功率密度電路板，無需底層填料，同時仍能滿足爬電距離和間隙要求。高側柵極驅動器和低側柵極驅動器之間的傳播延遲相匹配，可實現對死區時間的嚴格控制。在基于 GaN 的應用中，控制死區時間對于保持高效率至關重要。在 DRV7167A 中，HI 和 LI 可以獨立控制。對于下降閾值和上升閾值，HI 和 LI 與驅動器之間的傳播匹配度均極高，可確保死區時間小于 10ns。同時，該器件還具有單 PWM 模式，可通過電阻器設置進行死區時間調整，以便與 IO 數量受限的控制器配合使用。將 GaN FET 半橋與驅動器的共同封裝可確保盡可能降低共源電感。盡可能降低此電感對硬開關式拓撲的性能有顯著影響。
帶過電壓調節功能的內置自舉電路無需使用任何額外的外部電路，即可防止高側柵極驅動器超過 GaN FET 的最大柵源電壓 (Vgs)。內置驅動器在 GVDD 和自舉 (BOOT-HS) 電源軌上具有欠壓鎖定 (UVLO) 功能。當電壓低于 UVLO 閾值電壓時，器件會忽略 HI 和 LI 信號，以防止 GaN FET 發生部分導通。在 UVLO 以下，如果電壓足夠 (VGVDD > 2.5V)，驅動器會主動將高側和低側柵極驅動器輸出拉至低電平。UVLO 閾值遲滯可防止電壓尖峰引起的抖動和意外導通。
兩個 FET 上均實現了基于 VDS 監測的短路保護。零電壓檢測 (ZVD) 報告可優化死區時間，從而更大限度地縮短第三象限導通時間。
應使用電容值為 1μF 或更高的外部 VGVDD 旁路電容器。為更大限度縮短與引腳之間的布線長度，TI 建議使用 0402 尺寸。為更大限度減少寄生電感，應將旁路電容器和自舉電容器盡可能靠近器件放置。