ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
DRV7167A 的建議偏置電源電壓范圍為 4.5V 至 5.5V。請注意，低側 GaN FET 的柵極電壓未在內部鉗位。因此，務必要將 GVDD 輔助電源保持在建議的工作范圍內，以防超過低側 GaN 晶體管柵極擊穿電壓。
UVLO 保護功能還涉及遲滯功能。這意味著，如果器件在正常模式下運行，即使 GVDD 電壓下降，只要壓降不超過遲滯規格 VGVDD(hyst)，器件就會繼續在正常模式下運行。如果壓降超過遲滯規格，器件將關斷。因此，在 4.5V 或接近 4.5V 范圍內運行時，輔助電源輸出端的電壓紋波必須小于 DRV7167A 的遲滯規格，以免觸發器件關斷。
在 GVDD 和 AGND 引腳之間放置本地旁路電容器。該電容器必須盡可能靠近器件。建議使用低 ESR 的陶瓷表面貼裝電容器。TI 建議在 GVDD 和 AGND 之間使用 2 個電容器：一個是用于高頻濾波的 100nF 陶瓷表面貼裝電容器，放置在非常靠近 GVDD 和 AGND 引腳的位置，另一個是用于滿足 IC 偏置要求的 1μF 至 10μF 表面貼裝電容器。