ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
DRV7167A 支持零電壓檢測 (ZVD)，可指示高側和低側 FET 是否在任何轉換中轉換至第三象限。該信息在 ZVDH（高側 FET）和 ZVDL（低側 FET）引腳上報告。該功能僅適用于 IIM 模式。
對于低側 FET，如果在特定轉換中開關節點將 VTHRESH_ZVD 降至 AGND 以下且持續時間大于 t3RD_ZVD，則會生成一個持續時間為 tWD_ZVD 的低脈沖，延遲為 tDLY_ZVD_L。
對于高側 FET，如果在特定轉換中開關節點將 VTHRESH_ZVD 升至 VM 以上且持續時間大于 t3RD_ZVD，則會在一個單 PWM 周期后生成一個持續時間為 tWD_ZVD 的低電平脈沖，與相應 LI 轉換之間的延遲為 tDLY_ZVD_H。
使用 DRV7167A 的控制器可以使用 ZVD 信息來調整死區時間，并盡可能縮短高側和低側 FET 的第三象限導通時間。