ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
圖 8-3 和圖 8-4 的橫截面中所示的布局顯示了器件相對于敏感無源器件(如 VM、自舉電容器(HS 和 BOOT)以及 GVDD 電容器)的建議布局。在布局中應留出適當的間距,以減小爬電距離,并根據應用污染級別滿足間隙要求。由于污染可忽略,內層(如果存在)的間隔可以更緊密。
布局的設計必須盡可能減小 OUT 節點的電容。使用盡可能小的覆銅面積將器件 OUT 引腳連接到電感器、變壓器或其他輸出負載。此外,還要確保接地平面或任何其他銅平面具有切口,以免與 OUT 節點重疊,因為這將有效地在印刷電路板上形成電容器。該節點上的額外電容會降低 DRV7167A 先進封裝技術的優勢,并可能導致性能下降。