ZHCSZ02 October 2025 DRV7167
ADVANCE INFORMATION
為了更大限度地發(fā)揮快速開關(guān)的效率優(yōu)勢，極為重要的一點(diǎn)是優(yōu)化電路板布局布線以盡可能減小電源環(huán)路阻抗。如果使用多層電路板（2 層以上），可通過減小到達(dá)輸入電容器的返回路徑（VM 與 PGND 之間）并使其位于第一層正下方來盡可能降低電源環(huán)路寄生阻抗，如圖 8-3 和圖 8-4 所示。由于返回電流直接位于下方并沿相反方向流動(dòng)，因此降低了環(huán)路電感（磁通抵消的原因）。
如果對上述電源環(huán)路布局指導(dǎo)原則不夠重視，可能會(huì)導(dǎo)致開關(guān)節(jié)點(diǎn)上出現(xiàn)過度過沖和下沖。
同樣重要的是，GVDD 電容器和自舉電容器應(yīng)盡可能靠近器件并位于第一層。應(yīng)仔細(xì)考慮 DRV7167A 器件的 AGND 連接。該連接不能直接連接到 PGND，否則 PGND 噪聲會(huì)直接使 AGND 移位，進(jìn)而導(dǎo)致雜散開關(guān)事件（由于 HI 和 LI 信號(hào)中注入了噪聲）。
有關(guān)基于這些建議的實(shí)際布局，請參閱 DRV7167A EVM。