ZHCSR09A May 2023 – September 2023 AMC131M03-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規格
- 7 參數測量信息
-
8 詳細說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3 特性說明
- 8.4 器件功能模式
- 8.5
編程
- 8.5.1 串行接口
- 8.5.2 ADC 轉換數據
- 8.5.3 命令
- 8.5.4 ADC 輸出緩沖器和 FIFO 緩沖器
- 8.5.5 第一次或數據收集暫停后收集數據
- 8.6 AMC131M03-Q1 寄存器
- 9 應用和實現
- 10器件和文檔支持
- 11機械、封裝和可訂購信息
8.3.9 時鐘和功耗模式
當 AMC131M03-Q1 正常運行時，必須在 CLKIN 引腳上持續提供 LVCMOS 時鐘。時鐘頻率可以與功耗模式一起調節，以實現功耗和動態范圍之間的權衡。
CLOCK 寄存器中的 PWR[1:0] 位允許將器件配置為兩種功耗模式之一：高分辨率 (HR) 或低功耗 (LP) 模式。更改 PWR[1:0] 位可調節內部偏置電流以達到預期的功耗水平。外部時鐘頻率必須遵循建議運行條件建議運行條件 表中提供的對應于器件的預期功耗模式的指南，以按照規格運行。
必須在 CLKIN 引腳上從外部提供主時鐘。如圖 8-5 所示，用戶可編程時鐘分頻器對主時鐘進行分頻以獲得內部調制器時鐘 (MOD_CLK)。默認情況下，在 CLKIN 引腳上提供的主時鐘除以 NDIV = 2，以生成占空比為 50% 的內部調制器時鐘。如表 8-8 所示，可以使用 CLOCK 寄存器中的 CLK_DIV[1:0] 位將分頻器比率 NDIV 更改為值 4、8 和 12。
圖 8-5 可編程時鐘分頻器方框圖| CLK_DIV[1:0] | 所有通道上 MOD_CLK 的 NDIV |
|---|---|
| 00b | 2 |
| 01b | 4 |
| 10b | 8 |
| 11b | 12 |
內部直流/直流轉換器的時鐘頻率范圍必須與調制器時鐘同步，以盡量減少干擾。要優化直流/直流轉換器內部時鐘，調制器時鐘的實際頻率值必須在器件上電后立即寫入 DCDC_CTRL 寄存器。調制器時鐘頻率是 CLKIN 引腳提供的頻率除以所選分頻器比率的結果（例如，如果 CLKIN 引腳提供 4MHz 時鐘頻率，分頻器比率設置為 4，則調制器時鐘 MOD_CLK 的頻率為 1MHz）。必須在 DCDC_CTRL 寄存器中配置正確的調制器時鐘頻率值（如表 8-3 所示），方法是在啟動后立即寫入 DCDC_FREQ[3:0] 寄存器位。
以下是一個示例計算：
- 主時鐘：fCLKIN = 8.192MHz
- 分頻器比率：NDIV= 4
- 產生的調制器時鐘：fCLKIN/NDIV = 2.048MHz
- 調制器時鐘頻率處于以下范圍之內：1.926MHz 至 2.051MHz；請參閱表 8-3
- 所需的 DCDC_FREQ[3:0] 位設置：1000b；請參閱表 8-3
| 調制器時鐘頻率 (MHz) | DCDC_FREQ[3:0] 位設置 |
|---|---|
| 3.768MHz 至 4.100MHz | 0000b |
| 3.366MHz 至 3.768MHz | 0001b |
| 3.041MHz 至 3.366MHz | 0010b |
| 2.773MHz 至 3.041MHz | 0011b |
| 2.549MHz 至 2.773MHz | 0100b |
| 2.358MHz 至 2.549MHz | 0101b |
| 2.194MHz 至 2.358MHz | 0110b |
| 2.051MHz 至 2.194MHz | 0111b |
| 1.926MHz 至 2.051MHz | 1000b |
| 1.815MHz 至 1.926MHz | 1001b |
| 1.716MHz 至 1.815MHz | 1010b |
| 1.627MHz 至 1.716MHz | 1011b |
| 1.547MHz 至 1.627MHz | 1100b |
| 1.475MHz 至 1.547MHz | 1101b |
| 1.409MHz 至 1.475MHz | 1110b |
| 1.400MHz 至 1.409MHz | 1111b |