ZHCSR09A May 2023 – September 2023 AMC131M03-Q1
PRODUCTION DATA
表 9-1 列出了使用 AMC131M03-Q1 進行設計時面臨的常見問題和相應的解決方案。此列表并不全面。
| 問題 | 可能的根本原因 | 可能的解決方案 |
|---|---|---|
| DRDY 引腳以預期頻率的一半切換。 | DRDY_FMT 位設置為 1b 并且不讀取 ADC 轉換數據。FIFO 緩沖區中轉換數據的更新會驅動 DRDY 引腳。如果主機未讀取轉換數據，則 FIFO 緩沖區中的數據每隔一次轉換更新一次。此更新會導致 DRDY 引腳以輸出數據速率的一半進行切換。有關詳細說明，請參閱ADC 輸出緩沖器和 FIFO 緩沖器 部分。 | 按照第一次或數據收集暫停后收集數據 部分給出的建議，在每個 DRDY 下降沿后讀取數據。 |
| 即使該位已清除，也會在 STATUS 字中設置 F_RESYNC 位。 | SYNC/RESET 引腳被異步切換至 CLKIN。 | SYNC/RESET 引腳用作持續同步檢查，而不是轉換開始 引腳。有關 SYNC/RESET 引腳預期用法的更多詳細信息，請參閱同步 部分。 |
| 相同的 ADC 轉換數據在改變前輸出多次。 | ADC 不會將數據識別為正在讀取，因為并非所有 ADC 通道數據都由主機讀取。 | 讀取輸出數據幀中的所有數據字，包括已禁用通道的數據字。 |
| STATUS 寄存器中的 SEC_FAIL 位會置位，即使次級側的電源看起來穩定也是如此，例如在 SPI 寫入操作之后。 | 向高側的任何 ADC 配置寄存器寫入數據也會設置 SEC_FAIL 位，直到通過隔離柵完成傳輸。 | 反復讀取 STATUS 寄存器中的 SEC_FAIL 位，直到該位清零為 0b，然后再讀取 ADC 轉換數據。 |