ZHCSR09A May 2023 – September 2023 AMC131M03-Q1
PRODUCTION DATA
ΔΣ 調制器位流饋入數字濾波器。數字濾波器是線性相位、有限脈沖響應 (FIR)、低通、sinc 型濾波器，可衰減 ΔΣ 調制器的帶外量化噪聲。數字濾波器通過均值計算來解調 ΔΣ 調制器的輸出。通過濾波器的數據被抽取和下采樣，以將數據從調制器輸出的速率 (fMOD) 降低至輸出數據速率 (fDATA)。抽取因子根據方程式 5 定義，稱為過采樣率 (OSR)。
可通過 CLOCK 寄存器中的 OSR[2:0] 位來配置和設置 OSR。通過設置 OSR[2:0] 位，能夠以二進制階躍將 OSR 配置為 128 至 16384 范圍內的值。此外，可通過設置 CLOCK 寄存器中的 TURBO 位（渦輪模式）將 OSR 配置為值 64。因此，AMC131M03-Q1 中總共有九種 OSR 設置，允許針對任何給定的主時鐘頻率進行九種不同的數據速率設置。表 8-4 列出了上述標稱 CLKIN 頻率的 OSR 設置和相應的輸出數據速率（假設可編程時鐘分頻器設置為 NDIV = 2）。
OSR 決定了數字濾波器中調制器輸出的平均值，因此也決定了濾波器帶寬。濾波器帶寬直接影響 ADC 的噪聲性能，因為較低的帶寬會產生較低的噪聲，而較高的帶寬會產生較高的噪聲。有關各種 OSR 設置的噪聲規格，請參閱表 7-1。
更改 OSR 時，器件必須處于待機模式。在 ADC 生成轉換數據時將 OSR[2:0] 位設置為新值可能導致 ADC 輸出出現意外行為。
| 功耗模式 | 標稱主時鐘頻率 | fMOD(1) | OSR | 輸出數據速率 |
|---|---|---|---|---|
| 高分辨率 (HR) | 8.192MHz | 4.096MHz | 64 | 64kSPS |
| 128 | 32kSPS | |||
| 256 | 16kSPS | |||
| 512 | 8kSPS | |||
| 1024 | 4kSPS | |||
| 2048 | 2kSPS | |||
| 4096 | 1kSPS | |||
| 8192 | 500SPS | |||
| 16384 | 250SPS | |||
| 低功耗 (LP) | 4.096MHz | 2.048MHz | 64 | 32kSPS |
| 128 | 16kSPS | |||
| 256 | 8kSPS | |||
| 512 | 4kSPS | |||
| 1024 | 2kSPS | |||
| 2048 | 1kSPS | |||
| 4096 | 500SPS | |||
| 8192 | 250SPS | |||
| 16384 | 125SPS |