ZHCSYV7B July 2010 – September 2025 UCC28070-Q1
PRODUCTION DATA
VSENSE 輸入的主要目的是將輸出電壓反饋提供給電壓控制環路。因此,需要在輸出電容和 VSENSE 引腳之間設計并連接一個傳統的分壓電阻網絡,以根據 VSENSE 上的 3V 穩壓電壓設置所需的輸出電壓。
UCC28070-Q1 的一個獨特之處在于,需要在指示器的 VIN 側同樣布置一個電阻分壓器網絡并連接到 VINAC 引腳。這為線性乘法器和電流合成器電路提供了所需的調整比例輸入電壓監測。VINAC 網絡的實際電阻不必與 VSENSE 網絡完全相同,但兩個分壓網絡的衰減比 (kR) 必須相等,以保證 PFC 正常運行。

在嘈雜的較大的環境中,在 VSENSE 和 VINAC 輸入端加上小型濾波電容可能會大有裨益,以避免過量噪聲引起的失穩。如果應用,RC 時間常數不得超過 VSENSE 輸入端的 100μs,以避免輸出瞬態響應出現顯著延遲。RC 時間常數也不得超過 VINAC 輸入端的 100μs,以避免波形過零降級。通常,采用 3 / fPWM 的時間常數足以濾除 VSENSE 和 VINAC 上的典型噪聲。在具體應用中,可能需要通過設計和測試迭代來確定最佳濾波量。