中文无码久久精品,玩弄已婚人妇国产精品免费,无码免费一区二区三区视频

ZHCSYV7B July 2010 – September 2025 UCC28070-Q1

PRODUCTION DATA

封裝選項

機械數據 (封裝 | 引腳)

PW|20
- MPDS362A

散熱焊盤機械數據 (封裝 | 引腳)

訂購信息

6.3.10 線性乘法器與量化電壓前饋

UCC28070-Q1 乘法器生成一個參考電流，該電流表征了交流輸入電流的理想波形與比例幅值。該電流通過 R_IMO 電阻轉換為參考電壓信號，其阻值經過縮放以匹配電流檢測信號的低頻平均電壓。瞬時乘法器電流取決于經整流縮放的輸入電壓 V_VINAC 和電壓誤差放大器輸出 V_VAO。V_VINAC 向乘法器傳遞三類信息：

輸入電壓的整體波形（通常為正弦波）。
線路周期中任意點的瞬時輸入電壓幅值。
輸入電壓的有效值（根據假定正弦波的峰值推算得出）。

V_VAO 的最大值代表 PFC 預調節器的總輸出功率。

UCC28070-Q1 乘法器架構的一項重大創新是內部量化 V_RMS 前饋 (Q_VFF) 電路，該電路無需對 VINAC 信號進行外部濾波，并消除了其對線路瞬態變化的響應延遲問題。獨特的電路算法通過七個閾值檢測 V_VINAC 峰值的躍遷，并生成一個等效的 VFF 電平，該電平居中分布于 8 個 Q_VFF 量程范圍內。量程邊界隨 V_IN 升高而擴展，以保持各電平間近似等百分比差值。這 8 個 Q_VFF 電平的分布覆蓋了 85V_RMS 至 265V_RMS 的全球通用線路電壓范圍。

Q_VFF 架構的一大優勢在于，其恒定 k_VFF 因子可避免對乘法器輸出產生失真貢獻，而外部濾波的 VINAC 信號紋波則不可避免地包含二次諧波失真分量。此外，Q_VFF 算法能快速響應輸入有效值電壓的升高和降低變化，從而最大限度減少對 PFC 輸出的擾動傳輸。電平閾值中設置的 5% 遲滯可避免 V_VINAC 電壓峰值在特定閾值附近或包含輕微振鈴/失真時，在 Q_VFF 電平間發生振蕩。

Q_VFF 架構要求輸入電壓基本為正弦波，并依賴檢測過零點來在輸入電壓下降時調低 Q_VFF 電平。過零點通常定義為 V_VINAC 降至 0.7V 以下并持續至少 50μs。為實現電平切換的遲滯功能，下降閾值電壓設為上升閾值電壓的 95%。

表 6-1 展示了不同 V_VINAC 峰值電壓與乘法器方程中對應 k_VFF 項的關系。

表 6-1 V_VINAC 峰值電壓和 Q_VFF 電平

電平⁽¹⁾	V_VINAC 峰值電壓（上升峰值）	V_VINAC 峰值電壓（下降峰值）	k_VFF (V²)	V_IN 峰值電壓⁽²⁾
8	2.6V ≤ V_VINAC(pk)	2.47V < V_VINAC(pk)	3.857	>345V
7	2.25V ≤ V_VINAC(pk) < 2.6V	2.138V < V_VINAC(pk) ≤ 2.47V	2.922	300V 至 345V
6	1.95V ≤ V_VINAC(pk) < 2.25V	1.853V < V_VINAC(pk) ≤ 2.138V	2.199	260V 至 300V
5	1.65V ≤ V_VINAC(pk) < 1.95V	1.568V < V_VINAC(pk) ≤ 1.853V	1.604	220V 至 260V
4	1.4V ≤ V_VINAC(pk) < 1.65V	1.33V < V_VINAC(pk) ≤ 1.568V	1.156	187V 至 220V
3	1.2V ≤ V_VINAC(pk) < 1.4V	1.14V < V_VINAC(pk) ≤ 1.33V	0.839	160V 至 187V
2	1V ≤ V_VINAC(pk) < 1.2V	0.95V < V_VINAC(pk) ≤ 1.14V	0.600	133V 至 160V
1	V_VINAC(pk) < 1V	V_VINAC(pk) ≤ 0.95V	0.398	<133V

(1) 控制器在啟動時始終默認處于電平 8，因此若 V_VINAC(pk) < 2.47V，需通過過零點檢測才能切換到更低電平。當 V_VINAC 降至 0.7V 以下并持續至少 50μs 時，每個交流半周期都會檢測到過零點。

(2) 上述列出的 V_IN 峰值電壓邊界值是基于 PFC 輸出電壓為 400V，并在 VINAC 和 VSENSE 端采用匹配電阻分壓網絡（k_R = 3V / 400V = 0.0075，電流合成所需）計算得出的。當 V_OUT 被設計為高于或低于 400V 時，k_R = 3V/V_OUT，且每個 Q_VFF 電平的 V_IN 峰值電壓邊界值調整為 V_{VINAC (pk)}/k_R。

因此，任意線路和負載條件下的乘法器輸出電流 I_IMO 可通過使用方程式 13 確定：

方程式 13.

由于 k_VFF 值代表電平中心縮放后的 (V_RMS)²，因此當 V_VINAC(pk) 低于或高于 Q_VFF 電壓范圍的中心時，V_VAO 會略微向上或向下調整以補償這種差異。當 V_IN 在電平內波動或發生電平切換時，電壓環路控制會自動完成此調整。

電壓誤差放大器 (V_VAO) 的輸出被鉗制在 5V，這表示最大 PFC 輸出功率。該值用于計算 IMO 引腳的最大參考電流，并設定允許的最大輸入功率上限（進而限制最大輸出功率）。

與連續 V_FF 方案中最大輸入功率在任何 V_RMS 輸入下均為固定值不同，離散的 Q_VFF 電平允許最大輸入功率在有限范圍內隨輸入 V_RMS 在每個量程內的變化而波動。

最低最大功率限值出現在 V_VINAC 電壓為 0.76V 時，而最高最大功率限值出現在從電平 1 升至電平 2 的上升閾值處。考慮到下降閾值是上升閾值的 95%，該模式在每個電平轉換閾值處重復出現。當 V_VINAC < 0.76V 時，P_IN 始終低于 P_IN(max)，并隨輸入電壓降低線性遞減至零。

例如，若需按允許的最低最大功率進行設計，應先確定 PFC 預調節器所需的最大穩態（平均）輸出功率，再增加一定百分比以應對線路跌落恢復期間的功率需求（即在滿載功率運行時對 C_OUT 進行再充電），例如按 P_OUT(max) 的 10% 或 20% 追加。隨后應用預期效率系數，計算允許的最低最大輸入功率：

方程式 14.

P_{I N (m a x)} = 1.1 \times P_{O U T (m a x)} / η

在 P_IN(max) 設計閾值處，V_VINAC = 0.76V，因此對于標稱 400V 輸出系統，Q_VFF = 0.398，輸入 V_AC = 73V_RMS（已考慮 2V 橋式整流器壓降）。

方程式 15.

I_{I N (r m s)} = P_{I N (m a x)} / {73 V}_{R M S}

方程式 16.

I_{I N (p k)} = 1.414 \times I_{I N (r m s)}

該 I_IN(pk) 值代表線路電壓峰值時流經升壓電感的合成平均電流。每個電感電流均由電流檢測互感器 (CT) 進行檢測與縮放。假設各交錯相電流相等，每個電流檢測輸入引腳（CSA 和 CSB）的信號電壓通過檢測電阻產生，其阻值根據 ? I_IN(pk) × R_S / N_CT 選擇（以生成約 3V 電壓），其中 R_S 為電流檢測電阻，N_CT 為 CT 匝數比。

隨后按以下公式計算該最低最大功率點對應的 I_IMO：

方程式 17.

R_IMO 的阻值需按以下條件選擇：

方程式 18.

I_{I M O (m a x)} \times R_{I M O} = (\frac{\frac{1}{2} \times I_{I N (p k)}}{N_{C T}}) \times R_{S}

因此：

方程式 19.

R_{I M O} = (\frac{\frac{1}{2} \times I_{I N (p k)} \times R_{S}}{N_{C T}}) / I_{I M O (m a x)}

在電平 1 至電平 2 的上升閾值側需注意：IMO 電流允許在低線路電壓下承載更高輸入電流：

方程式 20.

但若功率級設計需要，該電流可輕松通過 UCC28070-Q1 的可編程峰值電流限制 (PKLMT) 功能進行約束。

可采用相同方法計算各 Q_VFF 電平轉換閾值處的最低與最高輸入功率限值。在較高線路電壓下，傳統上帶電感紋波的平均電流低于 PKLMT 閾值，此時最大輸入功率的完整變化范圍得以體現，但輸入電流本身低于功率級可接受的最大電流水平。

與上一代 PFC 控制器相比，UCC28070-Q1 的乘法器性能顯著提升，在大部分輸入范圍內具有高線性度與精度。當 V_VAO 接近 1V 時精度最差，因為 (V_VAO – 1) 的減法誤差增大，并開始更嚴重地扭曲 IMO 參考電流。