電流傳感變壓器 (CT) 通常用于大功率應用，以檢測指示器電流，并避免使用電流感應電阻器時固有的損耗。對于平均電流模式控制，需要整個指示器電流波形；然而，低頻率 CT 顯然不可行。通常，使用兩個高頻率 CT，一個在開關橋臂中用于獲得上斜率電流，另一個在二極管橋臂中用于獲得下斜率電流。這兩個電流信號相加形成整個指示器電流，但對于 UCC28070-Q1 來說，這一步驟并非必要。

UCC28070-Q1 設計的一個主要優(yōu)勢是電流合成功能，該功能可在開關周期關斷期間在內部重新創(chuàng)建指示器電流下降斜率。這消除了每個相位對二極管橋臂 CT 的需求，從而顯著減少了空間、成本和復雜性。如前文電流合成器 部分所述，使用單個電阻器對合成器進行斜率編程。

在選擇 CT 時必須進行一些權衡。各種內部和外部因素會影響 CT 的尺寸、成本、性能和失真貢獻。

這些因素包括但不限于：

• 匝數(shù)比 (N_CT)
• 磁化電感 (L_M)
• 泄露電感 (L_LK)
• 伏微秒積 (Vμs)
• 分布式電容 (C_d)
• 串聯(lián)電阻 (R_SER)
• 外部二極管壓降 (V_D)
• 外部電流感應電阻器 (R_S)
• 外部復位網(wǎng)絡

傳統(tǒng)上，首先選擇匝數(shù)比和電流感應電阻器。在考慮其他因素后，可能需要經(jīng)過幾次迭代才能優(yōu)化選擇。

通常，50 ≤ N_CT ≤ 200是一個合理的選擇范圍。如果 N_CT 過低，則 R_S 中的功率損耗可能較大，并且 L_M 不足。如果過大，則可能存在過多的 L_LK 和 C_d。（假定初級繞組為一匝。）

圖 7-2 電流傳感變壓器等效電路

輸入電流失真的一個主要因素是磁化電流對 CT 輸出信號 (i_RS) 的影響。對于給定的磁芯尺寸，匝數(shù)比越高，L_M 就越高。L_M 必須足夠高，才能使生成的磁化電流 (i_M) 在總轉換電流中占很小的百分比。這是一個無法在整個電流范圍內維持的條件，因為隨著輸入電流降至零，i_M 不可避免地會占 i_RS 的更大比例。i_M 的作用是從 R_S 竊取 一些信號電流，從而降低 CSx 電壓并有效地低估被檢測的實際電流。在低電流情況下，這種低估可能會很明顯，CAOx 會增加電流環(huán)路的占空比，試圖將 CSx 輸入調整至與 IMO 參考電壓匹配。這種不必要的改正會在 CT 低估情況嚴重的區(qū)域（例如交流線路過零附近）的輸入波形上產生過大的電流。在高壓線路、輕負載條件下，它會在一定程度上影響整個波形。

選擇感應電阻器 R_S 與 N_CT 結合使用，以在最大負載下，反射電感紋波電流的中點處，使 CSx 的檢測電壓約為 3V。目標是盡可能提高 CAOx 電流誤差放大器共模輸入范圍 V_CMCAO 內的平均信號，同時為 V_CMCAO 內的紋波電流峰值留出空間。設計條件必須達到線性乘法器和量化電壓前饋 中確定的最低最大輸入功率限制。如果指示器紋波電流太高導致 V_CSx 超過 V_CMCAO，則必須調整 R_S 或 N_CT 或兩者以降低峰值 V_CSx，這可能會將平均傳感電壓中心降至 3V 以下。這種情況并沒有問題；但需要注意的是，在滿負載與空載之間，信號會被更多地壓縮，在輕載情況下可能會產生更大的失真。

伏秒平衡的問題很重要，尤其是在 PFC 級中占空比變化很大的情況下。理想情況下，每個開關周期一次會復位 CT；即關斷時間 Vμs 乘積等于導通時間 Vμs 乘積。導通時間 Vμs 是由串聯(lián)元件 R_SER、L_LK、D 和 R_S 生成的 L_M 上電壓的時間積分。關斷時間 Vμs 是關斷期間復位網(wǎng)絡上電壓的時間積分。Vμs 被動復位時，Vμs(off) 不太可能超過 Vμs(on)。導通或關斷 Vμs 乘積中的持續(xù)不平衡會導致磁芯飽和以及電流傳感信號的總損耗。V_CSx 的喪失會導致 V_CAOx 快速上升到其最大值，從而在任何線路條件下對最大占空比進行編程。這反過來會導致升壓指示器電流在沒有控制的情況下增加，直到系統(tǒng)保險絲或某些元件故障導致輸入電流中斷。

CT 必須具有足夠的 Vμs 設計裕度，以便適應在最大輸入電流下可能存在多個連續(xù)的最大占空比周期的各種特殊情況，例如在峰值電流限制期間。

最大 Vμs(on) 可以通過以下公式估算：

其中

• 所有因素都取最大值，以應對最壞情況的瞬態(tài)條件
• 如果啟用了頻率抖動，則 t_ON(max) 發(fā)生在最低抖動頻率期間

為了設計裕度，建議 CT 的額定值約為 5 × Vμs(on)max 或更高。V_RS 的貢獻直接隨線電流而變化。然而，即使電流接近零時，V_D 也可能具有很大的電壓，因此在占空比為最大值的過零處可能會累積較大的 Vμs(on)。V_RSER 貢獻最小，如果 R_SER < R_S，則通?？梢院雎圆挥?。V_LK 由檢測到的電流的 di/dt 產生，從外部無法觀測到。但是，考慮到電流信號的亞微秒級上升時間以及指示器電流的斜率，它的影響相當顯著。幸運的是，導通期間 L_M 上累積的大部分 Vμs 會在占空比結束時的下降時間被刪除，從而在關斷期間復位較低的凈 Vμs(on)。然而，CT 至少必須能夠承受在開關周期內導通瞬間累積的最大內部 V·μs(on)max。

要復位 CT，可以使用 i_M 作為偏置電流，通過電阻器或齊納二極管生成 Vμs(off)。

圖 7-3 可能的復位網(wǎng)絡

為了適應各種 CT 電路設計，并防止因 CT 飽和可能導致的破壞性后果，必須對 UCC28070-Q1 最大占空比進行編程，以便產生的最短關斷時間能夠實現(xiàn)所需的最壞情況復位。（請參閱編程 PWM 頻率和最大占空比鉗位，詳細了解如何確定 R_DMX 尺寸。）請注意，CT 中的過大 C_d 可能會干擾有效復位，因為只有在 CT 自諧振頻率 1/4 周期之后才能達到最大復位電壓。匝數(shù)比越高，C_d [6] 越高，因此必須在 N_CT 和 D_MAX 之間進行權衡。

所選的匝數(shù)比還會影響 L_M 和 L_LK，它們會根據(jù)匝數(shù)的平方而成比例變化。較高的 L_M 是有利的，而較高的 L_LK 則不利。如果導通期間 L_M 上的電壓假定為恒定（雖然不是恒定的，但足夠接近以簡化），則磁化電流會增加斜坡。

如前所述，這個上升電流會從 i_RS 中減去，這對 V_CSx 的影響尤其嚴重。當 V_CSx 處的峰值降低時，電流合成器在較低電壓下開始斜率下降，從而進一步降低 CAOx 的平均信號，并進一步增加這些條件下的失真。如果需要在極輕負載下實現(xiàn)低輸入電流失真，則可能需要開發(fā)特殊的緩解方法來實現(xiàn)這一目標。