ZHCSQQ6A October 2023 – October 2025 TPS2HCS10-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 參數(shù) | 測試條件 | 最小值 | 標(biāo)稱值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| ?SPI | SPI 時鐘 (SCLK) 頻率 | CSDO = 30pF，IO 保護(hù)電阻 0.47kΩ | 8 | MHz | ||
| thigh | 高電平時間：SCLK 邏輯高電平持續(xù)時間 | 45 | ns | |||
| tlow | 低電平時間：SCLK 邏輯低電平持續(xù)時間 | 45 | ns | |||
| tsucs | CS 設(shè)置時間：CS 的下降沿與 SCLK 上升沿之間的時間延遲 | 45 | ns | |||
| tsu_SDI | SDI 設(shè)置時間：SCLK 下降沿之前 SDI 的設(shè)置時間 | 15 | ns | |||
| th_SDI | SDI 保持時間：SCLK 下降沿之前的 SDI 保持時間 | 30 | ns | |||
| td_SDO | 延遲時間：從 SCLK 上升沿到 SDO 上的有效數(shù)據(jù)的延時時間 | 30 | ns | |||
| thcs | 保持時間：SCLK 下降沿與 CS 上升沿之間的時間 | 45 | ns | |||
| tdis_cs | CS 禁用時間，CS 高電平到 SDO 高阻抗 | 10 | ns | |||
| thics | SPI 傳輸非活動時間（兩次傳輸之間的時間），在此期間 CS 必須保持高電平 | 500 | ns | |||