ZHCSQQ6A October 2023 – October 2025 TPS2HCS10-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
TPS2HCS10-Q1 通過高速 SPI 串行接口與主機控制器進行通信。該接口具有三個邏輯輸入:時鐘 (CLK)、芯片選擇 (CS)、串行數據輸入 (SDI),以及一個數據輸出 (SDO)。當 CS 引腳為高電平時,SDO 引腳處于三態。最大 SPI 時鐘速率為 8MHz,但在實踐中受到串聯保護電阻器的限制。
該器件支持簡單菊花鏈 SPI。該模式可以使用或不使用 CRC。
TPS2HCS10-Q1 IC 與控制器或 MCU 之間的通信通過采用主-輔配置的 SPI 總線實現。外部 MCU 始終是 SPI 主器件,它在 TPS2HCS10-Q1 IC 的 SDI 引腳上發送命令請求,并在該 IC 的 SDO 引腳上接收器件響應。TPS2HCS10-Q1 器件始終是 SPI 輔助器件,它通過 SDI 線路接收命令請求并通過 SDO 線路向外部 MCU 發送響應(例如狀態和測量值)。
TPS2HCS10-Q1 器件可以按照以下形式連接到主 MCU:
本節介紹 SPI 接口引腳行為
系統微控制器選擇 TPS2HCS10-Q1,以使用 CS 引腳接收通信。當 CS 引腳處于邏輯低電平狀態時,命令/配置字能夠通過串行輸入 (SDI) 引腳發送至 TPS2HCS10-Q1,并且微控制器可以通過串行輸出 (SDO) 引腳檢索器件信息。CS 的下降沿啟用 SDO 輸出并鎖存將在 SDO 上發送的 GLOBAL_FAULT_TYPE 寄存器的內容。微控制器可以發出 READ 命令以檢索存儲在寄存器中的信息。CS 引腳的上升沿發起以下操作:
為了避免任何數據損壞,CS 信號的高電平到低電平和低電平到高電平轉換只能在 SCLK 處于邏輯低電平狀態時發生。需要干凈的 CS 信號來驗證是否未向器件發送不完整的 SPI 字。此引腳在內部上拉至 VDD 電源軌。
系統時鐘 (SCLK) 引腳為 TPS2HCS10-Q1 的內部移位寄存器計時。在 SCLK 信號的下降沿,SDI 數據鎖存到輸入移位寄存器中。在 SCLK 的上升沿,SDO 引腳移出器件存儲的信息。在 SCLK 的下降沿,SDO 數據可供微控制器讀取。
必須避免移位寄存器的時鐘故障以確保數據的有效性。每當 CS 引腳進行任何轉換時,SCLK 引腳都必須處于邏輯低電平狀態。因此,建議只要未訪問器件且 CS 引腳處于邏輯高電平狀態,就將 SCLK 引腳拉至邏輯低電平狀態。當 CS 處于邏輯高電平狀態時,將忽略 SCLK 和 SDI 引腳上的任何信號,并且 SDO 引腳將保持高阻抗輸出。
SDI 引腳用于串行指令數據輸入。當 CS 為低電平時,SDI 信息在 SCLK 的下降沿會鎖存到輸入移位寄存器中。
SDO 引腳是內部移位寄存器的輸出。此引腳在內部上拉至 VDD 電源軌。當 CS 引腳為高電平時,SDO 引腳處于高阻抗狀態。每個連續的 SCLK 上升沿都使下一個數據位可供微控制器在 SCLK 的下降沿讀取。當 CS 為高電平時,SDO 將恢復為高阻抗。
將 CRC_EN 位設置為高電平將啟用 CRC 錯誤檢測。然后會隨每個串行事務一起發送 CRC-4-ITU-Normal Check Sequence (FCS)。4 位 CRC 基于普通發生器多項式 X4+X+1,CRC 起始值為 1111。啟用 CRC 后,TPS2HCS10-Q1 要求在其接收的 SDI 編程/配置數據末尾附加一個校驗字節。
要對一個完整的字進行編程,必須在器件中輸入確切的信息位(如下表所示)。禁用 CRC 后,僅當恰好有位在時鐘沿輸入時,IC 才會啟用寄存器寫入。啟用 CRC 后,僅當恰好有位在時鐘沿輸入且沒有 CRC 錯誤時,IC 才會啟用寄存器寫入。如果字長超過或不滿足所需的長度要求或存在 CRC 錯誤,則 GLOBAL_FAULT_TYPE 寄存器中的 SPI_ERR 位將置為邏輯“1”,接收到的數據被視為無效。請注意,如果 SCLK 不存在,則不會標記 SPI_ERR 位。在下一次芯片訪問期間,SPI_ERR 將發送回 SDO 上的 SPI 主器件。請注意,僅當讀取寄存器時沒有 SPI 錯誤時,才會應用“讀取時清除”。
該器件使用 24 位幀寬度(未使用 CRC 時),格式如 圖 8-25 中所示。請注意、SDO 輸出中的 16 位寬“數據輸出”始終適用于前一個 SPI 命令幀(讀取或寫入)。
TPS2HCS10-Q1 器件在 SDO 接頭上輸出 GLOBAL_FAULT_TYPE [15:8] 位,因此這些狀態位可以在每次 SPI 事務期間持續讀取 THR。可以根據 DEV_CONFIG 寄存器中的 FLT_LTCH_DIS 位設置,將 GLOBAL_FAULT_TYPE [15:8] 位配置為讀取清除或實時狀態位。但是,FLT_LTCH_DIS 位不適用于 LPM_STATUS 位。
如果 FLT_LTCH_DIS = 0,則故障位將鎖存,并且僅在讀取位說明中的相關寄存器并且故障不再存在時才會清除。下面的 表 8-6 重點介紹了在故障不再存在時需要讀取哪些寄存器以便清除每個不同的故障位。寄存器映射中的每個位說明也詳細說明了這一點。
| 位編號 | 位名稱 | 如果故障不再存在,則需要讀取該寄存器以清除故障位 |
|---|---|---|
| 15 | 保留 | 不適用 |
| 14 | 保留 | 不適用 |
| 13 | CH2_FLT | FLT_STAT_CH2 |
| 12 | CH1_FLT | FLT_STAT_CH1 |
| 10 | CHAN_OCP_I2T_TSD | FLT_STAT_CHx |
| 9 | OL_SHRT_VBB_OFF_FLT | FLT_STAT_CHx |
| 8 | GLOBAL_ERR_WRN | GLOBAL_FAULT_TYPE |
如果 FLT_LTCH_DIS = 1,則不會鎖存故障位,并在故障不再存在時清除。
圖 8-29 突出顯示了器件在 GLOBAL_FAULT_TYPE [15:8] 位中的 FLT_LTCH_DIS 功能。
TPS2HCS10-Q1 器件提供可選的 SPI 看門狗功能,以監控主機控制器的有效 SPI 事務和 VDD 電源丟失情況。如果在可配置的超時周期 WD_TO 內沒有發生有效的 SPI 事務,FLT 引腳將變為低電平,GLOBAL_FAULT_TYPE 寄存器中的 WD_ERR 位將設置為 1。有效的 SPI 事務包括沒有 SPI 錯誤和/或 CRC 錯誤(如果啟用)的 SPI 事務。如果器件的 VDD 電源降至 VDD_UVLO 閾值以下,則器件上的 SPI 不工作。如果 VDD 電源保持低于 VDD_UVLO 的時間長于看門狗時間周期,器件將發出看門狗錯誤,其中 WD_ERR 位將設置為 1,FLT 引腳將變為低電平。
可通過 DEV_CONFIG 寄存器中的 WD_EN 位啟用看門狗功能。下面的 表 8-7 展示了不同的可配置看門狗超時窗口 WD_TO。
| WD_TO 設置 | 看門狗超時周期 |
|---|---|
| 00 | 400μs |
| 01 | 400ms |
| 10 | 800ms |
| 11 | 1200ms |
根據版本的不同,看門狗的工作方式也不同。請參閱以下各節,了解 TPS2HCS10A-Q1 和 TPS2HCS10B-Q1 的看門狗的工作原理。
如果啟用看門狗功能 (WD_EN = 1) 并且發生看門狗錯誤,則由于看門狗超時窗口中沒有有效的 SPI 事務,或由于 VDD 電源丟失,WD_ERR 將設置為 1,FLT 引腳將變為低電平,并且器件將轉換到 LIMP_HOME 狀態,在該狀態下,通道的輸出控制將由 DEV_CONFIG 寄存器中的 CHx_LH_IN 位進行設置。請注意,由于出現看門狗錯誤,LIMPHOME_STAT 位不會設置為 1。檢測到有效的 SPI 事務后,FLT 引腳將變為高電平,并且器件將自動退出 LIMP_HOME 狀態并將通道的輸出控制恢復到 CHx_ON 位。由于出現 SPI 看門狗超時錯誤,GLOBAL_FAULT_TYPE 寄存器中的 WD_ERR 位將鎖存為 1,并且只有在讀取且該錯誤不再存在后才會被清除。
如果啟用了看門狗功能 (WD_EN = 1) 并且發生看門狗錯誤。則由于看門狗超時窗口中沒有有效的 SPI 事務或由于 VDD 電源丟失,WD_ERR 將設置為 1 并且 FLT 引腳將變為低電平。看門狗錯誤不會導致輸出狀態發生變化,通道的輸出控制將繼續單獨遵循 DIx。檢測到有效的 SPI 事務后,FLT 引腳將變為高電平。由于出現 SPI 看門狗超時錯誤,GLOBAL_FAULT_TYPE 寄存器中的 WD_ERR 位將鎖存為 1,并且只有在讀取且該錯誤不再存在后才會被清除。