ZHCSW37A April 2024 – May 2025 TPS23881B
PRODUCTION DATA
命令 = 60h，帶 1 個數(shù)據(jù)字節(jié)，讀取/寫入
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PROG_SEL | CPU_RST | - | PAR_EN | RAM_EN | PAR_SEL | R/WZ | CLR_PTR |
| R/W-0 | R/W-0 | R/W-0 | R/W-0 | R/W-0 | R/W-0 | R/W-0 | R/W-0 |
| 說明：R/W = 讀/寫；R = 只讀；-n = 復位后的值 |
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 7 | PROG_SEL | R/W | 0 | I2C 編程選擇位。 1 = 啟用 SRAM I2C 讀取/寫入 0 = 禁用 SRAM I2C 讀取/寫入。 |
| 6 | CPU_RST | R/W | 0 | CPU 復位位 1 = 內(nèi)部 CPU 保持在復位狀態(tài) 0 = 內(nèi)部 CPU 處于活動狀態(tài) 嚴格來說，這是 CPU 復位。切換此位僅復位 CPU，不會更改 I2C 寄存器的任何內(nèi)容 |
| 5 | 保留 | R/W | 0 | 保留 |
| 4 | PAR_EN | R/W | 0 | SRAM 奇偶校驗使能位： 1 = 將會啟用 SRAM 奇偶校驗 0 = 將會禁用 SRAM 奇偶校驗 建議使用 SRAM 時務必啟用奇偶校驗功能 |
| 3 | RAM_EN | R/W | 0 | SRAM 使能位 1 = 將會啟用 SRAM，內(nèi)部 CPU 將從 SRAM 和內(nèi)部 ROM 運行 0 = 內(nèi)部 CPU 僅從內(nèi)部 ROM 運行 在 SRAM 編程之后，為了能夠使用 SRAM 代碼，該位需要設(shè)置為 1 |
| 2 | PAR_SEL | R/W | 0 | SRAM 奇偶校驗選擇位：SRAM 奇偶校驗選擇位：將此位設(shè)置為 1 并與 RZ/W 位結(jié)合使用可支持訪問 SRAM 奇偶校驗位。 1 = 啟用奇偶校驗位讀取/寫入 0 = 禁用奇偶校驗位讀取/寫入 |
| 1 | R/WZ | R/W | 0 | SRAM 讀取/寫入選擇位： 0 = SRAM 寫入 – 將 SRAM 數(shù)據(jù)寫入 0x61h 1 = SRAM 讀取 – 從 0x61h 讀取 SRAM 數(shù)據(jù) 可通過 I2C 連續(xù)讀取/寫入 SRAM 數(shù)據(jù)，直到發(fā)送停止位為止。 |
| 0 | CLR_PTR | R/W | 0 | 清除地址指針位： 1 = 復位存儲器地址指針 0 = 釋放指針以供使用 為了確保正確編程，需要將該位切換 (0-1-0) 為寫入或讀取 SRAM 或奇偶校驗存儲器。 |