ZHCSX59A August 2024 – August 2025 TAS2120
PRODUCTION DATA
TAS2120 集成了高性能 D 類放大器，具有低空閑通道噪聲、低失真和高 PSRR。D 類放大器以源自 SBCLK 頻率的時鐘頻率進行開關，并且始終與輸入時鐘源同步。SAMP_RATE_CFG 寄存器支持根據 44.1kHz 和 48kHz 倍數來選擇輸入時鐘源。
| SAMP_RATE_CFG | 配置 |
|---|---|
| 0（默認值） | 音頻數據速率是 48ksps 的倍數/約數 |
| 1 | 音頻數據速率是 44.1ksps 的倍數/約數 |
為了改進 EMI 性能，D 類放大器支持可編程邊沿速率控制 (ERC)和 D 類時鐘展頻調制 (SSM)。
D 類的邊緣速率可使用 CLASSD_OUTPUT_EDGERATE_CTRL[1:0] 寄存器來控制。默認情況下，D 類輸出邊沿速率配置為最快設置，以實現系統高效率。可使用其他配置設置來降低 D 類輸出邊沿速率，從而降低高頻下的 EMI 能量，這同時會降低效率。輸出邊沿速率的確切變化率取決于輸出負載條件，下表中提到的值是默認負載條件下的近似邊沿速率水平。
| CLASSD_OUTPUT_EDGERATE_CTRL[1:0] | 配置 |
|---|---|
| 00 | 0.5V/ns 的 D 類輸出邊沿速率 |
| 01 | 1.0V/ns 的 D 類輸出邊沿速率 |
| 10 | 保留 |
| 11（默認值） | 2V/ns 的 D 類輸出邊沿速率 |
D 類放大器在每個輸出功率 FET（包括 PVDD 高側、VDD 高側和接地功率 FET）上都具有過流保護。
當輸出在噪聲門模式期間停止開關時，可以使用 CLASSD_HIZ_MODE 控制寄存器來控制 D 類放大器輸出阻抗。
| CLASSD_HIZ_MODE | 配置 |
|---|---|
| 0（默認值） | 通過 2.5kΩ 電阻下拉輸出 |
| 1 | 通過大于 13kΩ 的電阻下拉輸出 |