ZHCSWE2 May 2024 PCM1841-Q1
ADVANCE INFORMATION
- 1
- 1特性
- 2應用
- 3說明
- 4引腳配置和功能
- 5規(guī)格
- 6詳細說明
- 7應用和實施
- 8器件和文檔支持
- 9修訂歷史記錄
- 機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
7.3 電源相關建議
IOVDD 和 AVDD 電源軌之間的電源序列可以按任何順序應用。不過，應將 SHDNZ 引腳保持為低電平，直到 IOVDD 電源電壓穩(wěn)定至支持的工作電壓范圍。在所有電源穩(wěn)定后，將 SHDNZ 引腳設置為高電平以初始化器件。僅當所有硬件控制引腳（MSZ、MD0、MD1、FMT0 和 FMT1）均驅(qū)動至器件所需運行模式的電壓電平時，才將 SHDNZ 引腳置為高電平有效。
對于電源上電要求，t1 和 t2 必須至少為 100μs。對于電源斷電要求，t3 和 t4 必須至少為 10ms。該時序（如12 所示）允許器件慢慢降低錄音數(shù)據(jù)的音量，關閉模擬和數(shù)字塊，以及將器件置于硬件關斷模式。
圖 7-6 電源時序要求時序圖確保電源斜坡速率低于 1V/μs，并且斷電和上電事件之間的等待時間至少為 100ms。
PCM1841-Q1 通過集成片上數(shù)字穩(wěn)壓器 DREG 和模擬穩(wěn)壓器 AREG，支持單 AVDD 電源運行。然而，如果系統(tǒng)中的 AVDD 電壓低于 1.98V，則將板載 AREG 和 AVDD 引腳短接。