ZHCSWE2 May 2024 PCM1841-Q1
ADVANCE INFORMATION
6.3.2.2 IC 間音頻 (I2S) 接口
標準 I2S 協議僅針對兩個通道進行定義：左通道和右通道。在 I2S 模式下，左時隙 0 的 MSB 會在 FSYNC 下降 沿之后第二個周期中的 BCLK 下降沿上傳輸。右時隙 0 的 MSB 會在 FSYNC 上升 沿之后第二個周期中的 BCLK 下降沿上傳輸。后續的每個數據位都在 BCLK 的下降沿傳輸。在控制器模式下，FSYNC 在 BCLK 的上升沿傳輸。圖 6-5 和 圖 6-6 說明了在目標和控制器運行模式下 I2S 運行的協議時序。
圖 6-5 目標模式下的 I2S 模式協議時序
圖 6-6 控制器模式下的 I2S 協議時序為了使音頻總線在 I2S 模式下正常運行，每幀的位時鐘數必須大于或等于活動輸出通道的數量（包括左右時隙）乘以輸出通道數據的 32 位字長。器件 FSYNC 低電平脈沖必須至少是字長（32 位）乘以活動左側通道的數量、BCLK 周期寬。同樣，FSYNC 高電平脈沖必須至少是字長（32 位）乘以活動右側通道的數量、BCLK 周期寬。器件在 SDOUT 上為額外的未使用位時鐘周期發送零數據值。