ZHCSID2C July 2018 – December 2023 DRV8847
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
| 最小值 | 標稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|
| 標準模式 | |||||
| fSCL | SCL 時鐘頻率 | 0 | 100 | kHz | |
| tHD,STA | (重復)START 條件后的保持時間。在此時間段之后,生成第一個時鐘脈沖 | 4 | μs | ||
| tLOW | SCL 時鐘的低電平周期 | 4.7 | μs | ||
| tHIGH | SCL 時鐘的高電平周期 | 4 | μs | ||
| tSU,STA | 重復 START 條件的建立時間 | 4.7 | μs | ||
| tHD,DAT | 數據保持時間:對于 I2C 總線器件 | 0 | 3.45 | μs | |
| tSU,DAT | 數據建立時間 | 250 | ns | ||
| tR | SDA 和 SCL 上升時間 | 1000 | ns | ||
| tF | SDA 和 SCL 下降時間 | 300 | ns | ||
| tSU,STO | STOP 條件的建立時間 | 4 | μs | ||
| tBUF | STOP 與 START 條件之間的總線空閑時間 | 4.7 | μs | ||
| 快速模式 | |||||
| fSCL | SCL 時鐘頻率 | 0 | 400 | kHz | |
| tHD,STA | (重復)START 條件后的保持時間。在此時間段之后,生成第一個時鐘脈沖 | 0.6 | μs | ||
| tLOW | SCL 時鐘的低電平周期 | 1.3 | μs | ||
| tHIGH | SCL 時鐘的高電平周期 | 0.6 | μs | ||
| tSU,STA | 重復 START 條件的建立時間 | 0.6 | μs | ||
| tHD,DAT | 數據保持時間:對于 I2C 總線器件 | 0 | 0.9 | μs | |
| tSU,DAT | 數據建立時間 | 250 | ns | ||
| tR | SDA 和 SCL 上升時間 | 300 | ns | ||
| tF | SDA 和 SCL 下降時間 | 300 | ns | ||
| tSU,STO | STOP 條件的建立時間 | 0.6 | μs | ||
| tBUF | STOP 與 START 條件之間的總線空閑時間 | 1.3 | μs | ||
| tSP | 由輸入噪聲濾波器抑制的尖峰脈沖寬度 | 50 | ns | ||
圖 6-1 時序圖
圖 6-2 I2C 時序圖