ZHCSID2C July 2018 – December 2023 DRV8847
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
如圖 7-20 所示,在器件喚醒期間,恒流源將 OUT1 引腳拉至 AVDD(內(nèi)部)固定電壓,從而允許電流從 OUT1 流向 OUT2 端子。汲取的電流完全取決于 OUT1 和 OUT2 之間的電機(jī)電阻。根據(jù)該電流和比較器閾值電壓(VOL_HS 和 VOL_LS),比較器輸出 OL1_HS 和 OL2_LS 會被設(shè)置或復(fù)位,從而確定開路負(fù)載狀態(tài)。表 7-9 顯示了開路負(fù)載檢測的 OL1_HS 和 OL2_LS 狀態(tài)。該測試會在經(jīng)過 tWAKE 或 tON 時(shí)間之前執(zhí)行。當(dāng)檢測到開路負(fù)載時(shí),nFAULT 引腳會鎖存為低電平,直到器件進(jìn)行下電上電或使用 nSLEEP 引腳復(fù)位器件。OUT3 和 OUT4 引腳也采用了類似的實(shí)現(xiàn)方式。
| OL1_HS | OL2_LS | OLD 狀態(tài) |
|---|---|---|
| 0 | 0 | NO OLD |
| 0 | 1 | |
| 1 | 0 | |
| 1 | 1 | OLD |
圖 7-20 全橋連接的開路負(fù)載檢測電路AVDD 電壓是內(nèi)部穩(wěn)壓器電壓,確定為最小值(VVM,4.2V)。因此,對于高于 4.2V 的電源電壓 (VVM),該電壓固定為 4.2V,否則等于電源電壓 (VVM)。