ZHCSRD7B January 2023 – March 2024 DRV8145-Q1
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| VIL_nSLEEP | 輸入邏輯低電壓 | nSLEEP 引腳 | 0.65 | V | ||
| VIH_nSLEEP | 輸入邏輯高電壓 | nSLEEP 引腳 | 1.55 | V | ||
| VIHYS_nSLEEP | 輸入滯后 | nSLEEP 引腳 | 200 | mV | ||
| VIL | 輸入邏輯低電壓 | DRVOFF、IN 引腳 | 0.7 | V | ||
| VIH | 輸入邏輯高電壓 | DRVOFF、IN 引腳 | 1.5 | V | ||
| VIHYS | 輸入滯后 | DRVOFF、IN 引腳 | 100 | mV | ||
| RPD_nSLEEP | nSLEEP 至 GND 的內部下拉電阻 | 在最低 VIL 電平下測得 | 100 | 400 | kΩ | |
| RPU | DRVOFF 至 VDD 的內部上拉電阻（反向電流受阻） | 在最低 VIH 電平下測得 | 200 | 550 | kΩ | |
| RPD | IN 至 GND 的內部下拉電阻 | 在最高 VIL 電平下測量 | 200 | 500 | kΩ | |
| InFAULT_PD | 置位為低電平時，nFAULT 引腳上的接地灌電流 | VnFAULT = 0.3V | 5 | mA | ||