ZHCSRD7B January 2023 – March 2024 DRV8145-Q1
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| RPU_nSCS | nSCS 至 VDD 的內部上拉電阻（反向電流受阻） | 在最低 VIH 電平下測得 | 200 | 500 | kΩ | |
| RPD_SPI | SDI、SCLK 至 GND 的內部下拉電阻 | 在最高 VIL 電平下測得 | 150 | 500 | kΩ | |
| VIL | 輸入邏輯低電壓 | SDI、SCLK、nSCS 引腳 | 0.7 | V | ||
| VIH | 輸入邏輯高電壓 | SDI、SCLK、nSCS 引腳 | 1.5 | V | ||
| VIHYS | 輸入滯后 | SDI、SCLK、nSCS 引腳 | 100 | mV | ||
| VOL_SDO | 輸出邏輯低電壓 | 流入 SDO 的 0.5 mA 灌電流 | 0.4 | V | ||
| VOH_SDO | SPI (S) 型號的輸出邏輯高電壓 | SDO 引腳上的 0.5 mA 拉電流，VnSLEEP = 5V，VVM > 7V | 4.1 | V | ||
| SDO 引腳上的 0.5 mA 拉電流，VnSLEEP = 3.3V，VVM > 5V | 2.7 | V | ||||
| SPI (P) 型號的輸出邏輯高電壓 | 來自 SDO 的 0.5 mA 拉電流，VVDD = 5V | 4.5 | V | |||
| VOH_SDO_NL | SDO 空載時的輸出邏輯高電壓，僅對 SPI (S) 型號有效 | SDO 引腳上無電流，VnSLEEP = 5V，VVM > 7V | 5.5 | V | ||
| SDO 引腳上無電流，VnSLEEP = 3.3V，VVM > 5V | 3.8 | V | ||||