ZHCSU48 December 2023 BQ76972
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
-
6 規(guī)格
- 6.1 絕對最大額定值
- 6.2 ESD 等級
- 6.3 建議運行條件
- 6.4 熱性能信息 BQ76952
- 6.5 電源電流
- 6.6 數(shù)字 I/O
- 6.7 LD 引腳
- 6.8 預(yù)充電 (PCHG) 和預(yù)放電 (PDSG) FET 驅(qū)動器
- 6.9 FUSE 引腳功能
- 6.10 REG18 LDO
- 6.11 REG0 前置穩(wěn)壓器
- 6.12 REG1 LDO
- 6.13 REG2 LDO
- 6.14 電壓基準(zhǔn)
- 6.15 庫侖計
- 6.16 庫侖計數(shù)字濾波器 (CC1)
- 6.17 電流測量數(shù)字濾波器 (CC2)
- 6.18 電流喚醒檢測器
- 6.19 模數(shù)轉(zhuǎn)換器
- 6.20 電芯電壓測量精度
- 6.21 Cell Balancing
- 6.22 電芯開路保護器
- 6.23 內(nèi)部溫度傳感器
- 6.24 熱敏電阻測量
- 6.25 內(nèi)部振蕩器
- 6.26 高側(cè) NFET 驅(qū)動器
- 6.27 基于比較器的保護子系統(tǒng)
- 6.28 時序要求 - I2C 接口，100kHz 模式
- 6.29 時序要求 - I2C 接口，400kHz 模式
- 6.30 時序要求 - HDQ 接口
- 6.31 時序要求 - SPI 接口
- 6.32 接口時序圖
- 6.33 典型特性
-
7 詳細(xì)說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 BQ76972 器件版本
- 7.4 診斷
- 7.5 器件配置
- 7.6 測量子系統(tǒng)
- 7.7 初級和次級保護子系統(tǒng)
- 7.8 器件硬件特性
- 7.9 器件功能模式
- 7.10 串行通信接口
- 7.11 Cell Balancing
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
8.5 FET 驅(qū)動器關(guān)斷
當(dāng)高側(cè) CHG 和 DSG FET 驅(qū)動器被觸發(fā)而關(guān)閉其各自的 FET 時，它們的工作方式有所不同。CHG 驅(qū)動器包含一個內(nèi)部開關(guān)，該開關(guān)將 CHG 引腳放電至 BAT 引腳電平。DSG FET 驅(qū)動器會將 DSG 引腳向 LD 引腳電平放電，但它包含比開關(guān)更復(fù)雜的結(jié)構(gòu)，以支持更快的關(guān)斷。
當(dāng) DSG 驅(qū)動器被觸發(fā)關(guān)斷時，該器件將最先開始向 VSS 對 DSG 引腳放電。但是，由于 PACK+ 端子可能不會很快下降到接近 VSS 的電壓，因此不應(yīng)將 DSG FET 柵極驅(qū)動到顯著低于 PACK+ 的電壓，否則 DSG FET 可能會因柵極-源極負(fù)電壓過高而受損。因此，器件監(jiān)控 LD 引腳（通過外部串聯(lián)電阻器連接到 PACK+）上的電壓，并在 DSG 引腳電壓低于 LD 引腳電壓時停止放電。當(dāng)放電停止時，DSG 引腳電壓可能會放松回到 LD 引腳電壓以上，此時器件將再次向 VSS 對 DSG 引腳放電，直到 DSG 柵極電壓再次降至 LD 引腳電壓以下。此過程在一系列脈沖中重復(fù)，這些脈沖隨著時間的推移將 DSG 柵極放電至 LD 引腳的電壓。該脈沖持續(xù)約 100μs 至 200μs，之后如果處于 LD 引腳電壓的約 500mV 以內(nèi)，驅(qū)動器將保持高阻抗?fàn)顟B(tài)。然后，DSG 柵極和源極之間的外部電阻器釋放剩余 FET VGS 電壓，使 FET 保持關(guān)斷。
DSG 引腳和 DSG FET 柵極之間的外部串聯(lián)柵極電阻用于調(diào)整關(guān)斷瞬態(tài)的速度。低電阻（如 100Ω）可在短路事件期間提供快速關(guān)斷，但這可能會在 FET 禁用時導(dǎo)致電池組頂部的電感尖峰過大。較大的電阻值（例如 1kΩ 或 4.7kΩ）會降低此速度和相應(yīng)的電感尖峰水平。
下面展示了 DSG 驅(qū)動器關(guān)斷情況下示波器捕獲的波形，其中 DSG 引腳驅(qū)動 CSD19536KCS NFET 柵極，其典型 Ciss 為 9250pF。圖 8-6 展示了在 DSG 引腳和 FET 柵極之間使用 1kΩ 串聯(lián)柵極電阻器以及在 PACK+ 上連接輕負(fù)載（從而使 PACK+ 上的電壓在 FET 禁用時緩慢下降）時的信號。DSG 引腳上的脈沖持續(xù)約 170μs。
圖 8-6 中速 DSG FET 關(guān)斷，使用 1kΩ 串聯(lián)柵極電阻器，在 PACK+ 上連接輕負(fù)載
圖 8-7 顯示了 DSG 引腳生成的脈沖的放大視圖，此次 PACK+ 短接至電池組頂部。
圖 8-7 FET 關(guān)斷期間 DSG 引腳上的脈沖的放大視圖
圖 8-8 展示了一個較慢的關(guān)斷情況，其中使用一個 4.7kΩ 串聯(lián)柵極電阻器并且 PACK+ 連接器短接至電池組頂部。
圖 8-8 A 使用 4.7kΩ 串聯(lián)柵極電阻器且 PACK+ 連接器短接至電池組頂部的較慢關(guān)斷情況
圖 8-9 展示了快速關(guān)斷情況，其中在 DSG 引腳和 FET 柵極之間使用了一個 100Ω 串聯(lián)柵極電阻器。
圖 8-9 使用 100Ω 串聯(lián)柵極電阻器時的快速關(guān)斷情況