ZHCSVA8 April 2024 AFE20408
PRODUCTION DATA
該器件持續(xù)監(jiān)控每個(gè) DAC 組的緩沖器放大器電源以確保正常運(yùn)行。每個(gè) DAC 組的有效電源電壓范圍如表 6-2 所示。
| DAC 組電源配置 | 電源 | |
|---|---|---|
| VCC[A,B] | VSS[A,B] | |
| 無(wú)效配置 | 0V ≤ VCC < 3V | –3V < VSS ≤ 0V |
| VCC 配置 | 3V ≤ VCC ≤ 11V | VSS = 0V |
| 無(wú)效配置 | 3V ≤ VCC ≤ 11V | VSS < 0V |
| VSS 配置 | VCC = 0V | –11V ≤ VSS < –3V |
| 無(wú)效配置 | VCC > 0V | –11V ≤ VSS < –3V |
在運(yùn)行期間，如果 VDD 降至 3V 以下或 VIO 降至 1.65V 以下，則會(huì)生成一個(gè)上電復(fù)位事件，并且所有 DAC 輸出都恢復(fù)到 VSS 鉗位模式。如果 VCC[A,B]、VSS[A,B] 或內(nèi)部基準(zhǔn)電壓降至指定的閾值以下，不會(huì)進(jìn)行上電復(fù)位；但是，相應(yīng)的警報(bào)位會(huì)在 ALARM_STATUS 寄存器（均位于全局寄存器頁(yè)面）中激活，進(jìn)而可用于自動(dòng)關(guān)斷 DAC 輸出。