ZHCSPP4B June 2022 – February 2025 ADC12QJ1600-SP
PRODUCTION DATA
后臺校準模式支持 ADC 持續運行,且不會中斷數據。通過激活已校準的額外 ADC 內核來接管之前其他任一有源 ADC 內核的運行,而使此項運行能持續。在四通道器件中,ADC 內核 0 和 1 共享一個額外的 ADC 內核(ADC 內核 2),ADC 內核 4 和 5 共享另一個額外的 ADC 內核(ADC 內核 3)。當 ADC 內核脫機時,對 ADC 進行校準,然后可以轉而校準下一個 ADC。這一過程會持續運行,確保無論系統工作條件如何變化,ADC 內核都能始終提供出色的性能。一次只校準一個內核以降低功耗,但與前臺校準模式相比,額外的有源 ADC 內核確實會增加功耗。低功耗后臺校準 (LPBG) 模式 部分所述的低功耗后臺校準 (LPBG) 模式提供了與標準后臺校準模式相比更低的平均功耗。可以通過設置 CAL_BG來啟用后臺校準。CAL_TRIG_EN 必須設置為 0,CAL_SOFT_TRIG 必須設置為 1。
在內核切換過程時,已非常小心地以最大限度地減少對轉換數據的影響,但是,隨著內核交換,轉換器數據上仍可能會出現短暫的毛刺脈沖。建議將寄存器 ADC_SRC_DLY(地址= 0x9A)設置為 0x1F,并將 MUX_SEL_DLY (地址= 0x9B)設置為 0x1E。
有關正弦波和直流信號中可能出現的干擾示例,請參閱典型特性。