ZHCSPP4B June 2022 – February 2025 ADC12QJ1600-SP
PRODUCTION DATA
ADC12QJ1600-SP 是一款四通道、12 位、1.6GSPS 模數轉換器 (ADC)。該器件經過優化實現了低功耗，同時還能保持高采樣率和高性能。由于具有功耗、采樣率和 12 位分辨率等方面的組合優勢，所以該器件非常適用于光檢測和測距（激光雷達）系統。高通道密度和寬輸入帶寬也使得該器件成為多通道示波器和數字轉換器以及小型電子戰系統的理想選擇。
該器件具有緩沖輸入，全功率輸入帶寬 (-3dB) 為 6GHz。該器件能夠對 L 頻帶 (1-2GHz) 和 S 頻帶 (2-4GHz) 進行直接射頻采樣，因此適用于電子戰系統和衛星通信設備（高達 4GHz）。
該器件中包含許多時鐘功能，可放寬系統時序要求并簡化系統架構。該器件配備帶集成壓控振蕩器 (VCO) 的內部鎖相環 (PLL)，可從低頻參考生成采樣時鐘，因此無需使用外部高頻時鐘發生器。低頻 PLL 參考還放寬了 SYSREF 時序參考的時序要求，從而實現確定性延遲和多器件同步。可以繞過內部 PLL，以便直接將高頻采樣時鐘發送到器件以獲得最佳性能。SYSREF 窗口化功能通過直接測量和調整器件內部的 SYSREF 延遲，放寬了 SYSREF 的建立和保持要求，而無需滿足外部時序要求。PLL 參考時鐘可從器件輸出，為數字邏輯 FPGA 或 ASIC 或相鄰器件提供時鐘，從而無需使用外部時鐘緩沖器和分配器件。兩個額外的 CMOS 輸出可以發送 PLL 參考時鐘的副本或分頻副本，為系統中的額外器件提供時鐘。第四個時鐘輸出可以為 FPGA 或 ASIC 中的收發器塊輸出串行器/解串器參考時鐘，以提供完整的系統時鐘解決方案。時間戳輸入可用于通過外部觸發器來標記特定樣本。時間戳通過 JESD204C 接口輸出，用于標記 FPGA 或 ASIC 中的樣本。也可以選擇從器件（而不是串行器/解串器參考時鐘）輸出時間戳信號，從而將重定時觸發器復制到其他器件（如激光二極管的脈沖驅動器）。
JESD204C 串行接口通過增加每個通道的串行器/解串器比特率來減少所需的通道數，從而減少印刷電路板 (PCB) 的布線量，最終縮小系統尺寸。JESD204C 接口模式支持二至八個通道和高達 17.16Gbps 的串行器/解串器波特率，使每個應用都能選擇最佳配置。8B 和 10B 以及 64B 和 66B 數據編碼選項均可用。8B 和 10B 編碼模式向后兼容 JESD204B 接收器，而 64B 和 66B 編碼模式則通過減少鏈路開銷來提高效率。